Sesi 7 Rangkaian Sekuensial (Flip-Flop).ppt

SesiRangkaian Sekuensial

Oleh:I Made Wirawan

2

Rangkaian Logika

Rangkaian Logika Kombinasi

Rangkaian Logika Sekuensial

3

Rangkaian logika kombinasi

memiliki keluaran yang hanya bergantung pada sumber masukannya saja.

Contoh, Putaran pemilih saluran pada televisi (TV lama) merupakan rangkaian kombinasi, yang keluaranya dipilih hanya didasarkan saluran pada sumber masukan posisi pemilih saluran.

Rangkaian Logika KombinasiMasukan Keluaran

4

Rangkaian logika sekuensial

Rangkaian yang memiliki keluaran yang bergantung tidak hanya pada sumber masukan, tetapi juga pada masukan sekuen yang sebelumnya, yang berubah-ubah terhadap waktu.

Contoh, Rangkaian yang dikendalikan dengan pemilih saluran push button ke atas dan ke bawah pada TV, dimana saluran yang terpilih bergantung pada pemilihan sekuen sebelumnya, saat 10 jam yang lalu dan dimungkinkan untuk dapat pilih kembali ketika pertama kali tersambung dan ditampilkan di layar.

Rangkaian logika Kombinasi

Elemen Penyimpan

Next State

Present State

KeluaranMasukan

5

Rangkaian LogikaSekuensial

Rangkaian Logika Sekuensial Asinkron

Rangkaian Logika Sekuensial Sinkron

6

Rangkaian Sekuensial Asinkron

Rangkaian sekuensial yang berperilaku bergantung pada masukan-masukan yang diterapkan.

Elemen memori digunakan di dalam rangkaian asinkron umumnya merupakan piranti time delay.

Sebuah rangkaian sekuensial dapat dipandang sebagai rangkaian kombinasi dengan umpanbalik.

7

Rangkaian Sekuensial Sinkron

Rangkaian sekuensial yang memiliki keadaan yang hanya dapat digunakan pada waktu diskrit.

Sinkronisasi dicapai menggunakan piranti pewaktu yang disebut System Clock Generator, yang membangkitkan deret periode waktu pulsa. Waktu pulsa dimasukan ke semua sistem melalui keadaan internal (yakni bagian dari memori) yang hanya berpengaruh ketika waktu pulsa memicu rangkaian.

Rangkaian sekuensial sinkron menggunakan pewaktu pada masukan elemen memori yang disebut Clock Sequential Circuit.

8

Clock Sequential Circuit

Rangkaian sekuensial pewaktu menggunakan sebuah elemen memori yang dikenal sebagai Flip-Flop.

Sebuah flip-flop merupakan sebuah rangkaian elektronika yang digunakan untuk menyimpan 1 bit informasi, dan membentuk 1 bit sel memori.

Flip-Flop memiliki dua keluaran, sebuah memberikan nilai bit biner yang disimpan dan yang lain memberikan nilai komplemen.

9

Flip-Flop

Petunjuk termudah terhadap flip-flop adalah 1bit sel memori yang tetap menyimpan bit selama periode waktu yang dikehendaki.

Flip-flop merupakan piranti bistabil mendefiniskan dua keadaan dan sewaktu-waktu piranti diasumsikan tidak stabil. Keadaan stabil adalah sebuah keadaan yang dicapai oleh piranti yang tidak berubah dan selama tanpa ada yang mengubahnya

10

Contoh Piranti Bistabil

Sebuah toggle switch memiliki dua keadaan stabil dan dapat dipandang sebagai piranti bistabil. Ketika switch tertutup, tetap tertutup (keadaan stabil

pertama) sampai ada yang mebukanya. Ketika switch terbuka, tetap terbuka (keadan stabil

kedua) sampai ada yang menutupnya, yakni membuatnya untuk kembali ke keadaan stabil yang pertama.

Jadi jelasnya switch memperlihatkan 1 bit sel memori, ketika menjaga keadaanya (terbuka atau tertutup).

Piranti bistabil disebut 1 bit sel memori.

11

Keadaan Piranti Bistabil

Sebuah Flip-Flop didefinisikan sebagai sebuah piranti elektronika bistabil yang memiliki dua keadaan yakni 0 V untuk logika 0 dan 5 V untuk logika 1.

Dua keadaan stabil dan flip-flop sebagai elemen memori ditunjukkan pada Gambar di atas, yakni (a) Logika 0 dan (b) Logika 1

12

Flip-Flop atau Latch Dasar‘Logic 0’ = 0V, and ‘Logic 1’ = 5 V

a) Rangkaian memori dasar atau flip-flop yang menghubungkan dua inverter (gerbang NOT) secara seri.

b) Logika 0, dengan membuka dan menutup switch dan grounding masukan inverter pertama

c) Logika 0

d) Logika 1

13

Latch Gerbang NOR atau Flip-Flop RS (atau Reset Set)

14

Flip-Flop SR gerbang NOR Jika S = 0 dan R = 0, keluaran gerbang B sama dengan keluaran

sebelumnya. Jika S = 0 dan R = 1, keluaran gerbang A adalah Low, yakni Q =

0 dimasukan ke gerbang B bersama masukan S. Selanjutnya dengan Q = 0 kedua masukan di NOR gerbang B menjadi Low sebagai hasil C(Q)=1. Q and C(Q) merupakan komplementer. saat Q = 0, flip-flop mempunyai keadaan “reset”.

Jika S = 1 and R = 0, keluaran gerbang B adalah LOW, membuat kedua masukan gerbang A adalah LOW, sehingga Q = 1. Ini disebut keadaan “set”.

Ketika S = 1 and R = 1, keluaran kedua gerbang memberikan Logika 0. Hal ini bertentangan dengan definisi komplementer, sehingga kondisi ini tidak digunakan pada flip-flop SR. Tetapi jika keadaan S = 1 and R = 1 digunakan, maka keluaran tidak dapat diprediksi dan flip-flop mempunyai keadaan tak tentu.

15

Flip-Flop SR gerbang NAND

16

Modifikasi Flip-Flop SR Gerbang NAND

17

IC 74LS279, Quad Set Reset Latch

18

Flip-Flop D

19

JK Flip-Flop lewat SR Flip-Flop

20

Pewaktu JK Flip-Flop

21

JK Flip-Flop dgn Preset dan Clear aktif LOW

22

Toggles Flip-Flop lewat JK Flip-Flop

23

Pewaktu T Flip-Flop dgn Masukan Asinkron Aktif LOW

24

Karakteristik Operasi Flip-Flop Propagation Delay Time—Interval waktu yang dibutuhkan

setelah sinyal masukan diterapkan untuk menghasilkan perubahan keluaran

Set-up Time—interval minimum yang dibutuhkan level logika untuk tetap bertahan pada masukan (J dan K, atau S dan R, atau D) sebelumnya untuk memicu sisi pulsa pewaktu pada tingkat pewaktuan pada flip-flop.

Hold Time—interval minimum yang dibutuhkan level logika untuk tinggal pada masukan setelah sisi pemicuan pulsa pewaktu pada tingkat pewaktuan pada flip-flop.

Maximum Clock Frequency—Laju tertinggi sebuah flip-flop yang dapat dipercaya terpicu.

Power Dissipation—konsumsi daya total piranti. Pulse Widths—lebar pulsa minimum masukan Clock, SET dan

CLEAR.

25

Aplikasi Flip-FlopPembagi Frekuensi

Keluaran flip-flop kedua Q adalah 1/4 frekuensi masukan pewaktu asli. Ini disebabkan frekuensi dari pewaktu dibagi dengan 2 oleh flip-flop yang pertama kemudian dibagi 2 lagi oleh flipflop yang kedua. Jika lebih banyak flip-flop yang dihubungkan dengan cara demikian, frekuensi dibagi dua dengan pangkat n, dimana n adalah jumlah flip-flop.

26

Penyimpan Data Paralel

Setiap tiga jalur data paralel dihubungkan ke masukan D flip-flop. Saat semua masukan pewaktu dihubungkanke pewaktu yang sama, data pada masukan D disimpan secara simultan oleh flip-flop pada sisi positif pewaktu.

27

Digital Counter

Sebuah counter menghitung dari 0 sampai 2yang ditunjukkan dalam diagram waktu.sekuen biner dua bit berualang setiap pulsa waktu keempat. Ketika hitungan ketiga, siklus kembali ke 0 untuk memulai sekuen lagi.

28

Tabel Eksitasi Flip-Flop

Tabel Karakteristik bermanfaat selama analisis rangkaian sekuensial ketika nilai masukan flip-flop diketahui dan ingin menemukan nilai keluaran flip-flop Q setelah sisi naik sinyal pewaktu. Seperti tabel kebenaran yang lain yang dapat memetakan persamaan karakteristik untuk setiap flip-flop.

Selama proses desain biasanya diketahui transisi keadaan sekarang ke keadaan berikutnya dan ingin menemukan kondisi masukan flip-flop yang membutuhkan transisi. Untuk itu diperlukan tabel yang berisi daftar masukan yang dibutuhkan untuk memberikan perubahan yang sering disebut tabel eksitasi. Tabel berisi empat kemungkinan transisi dari keadaan sekarang ke keadaan. X menyatakan kondisi don’t care, artinya dapat bernilai 1 atau 0

29

Contoh Konversi Flip-Flop

Soal: Konversikan D Flip-Flop ke T Flip-Flop?

30

Solusi

Dibutuhkan desain rangkaian untuk membangkitkan sinyal pemicu D sebagai fungsi dari T dan Q yakni D = f (T, Q)

Dibutuhkan tabel eksitasi. Menafsirkan D sebagai

fungsi T dan sumber keadaan flip-flop Q dan Qn

D=T’Q + TQ = TQ

31

Tugas 1Konversi SR Flip-flop ke D Flip-flop

32

Tugas 2

Konversi SR Flipflop ke JK Flip-flop