I. DASAR RANGKAIAN SEKUENSIAL Tujuan : 1. Memahami ...

Rangk. Sekuensial 1

I. DASAR RANGKAIAN SEKUENSIAL

Tujuan :1. Memahami perbedaan antara rangkaian kombinasional dan

sekuensial2. Mengerti State Diagram3. Mengerti maksud dan tujuan Elemen Penyimpan Biner4. Dapat membuat SR Flip-flop dari gerbang NOR5. Dapat membuat SR Flip-flop dari gerbang NAND6. Mengerti Elemen Penyimpan dengan Clock7. Dapat melakukan Analisa Rangkaian Sekuensial8. Dapat melakukan Sintesa Rangkaian Sekuensial

Rangk. Sekuensial 2

RANGKAIAN KOMBINASIONAL

INPUT OUTPUT

a) Blok Diagram Rangkaian Kombinasional

RANGKAIAN KOMBINASIONAL

OUTPUTINPUT

ElemenPenyimpan

PresentState

NextState

b) Blok Diagram Rangkaian Sekuensial

Rangk. Sekuensial 3

Fungsi Delay pada Elemen Penyimpan

tPD

1

0

0

1

1

0

1

0

1

0

1

0

2 7

12

3 8

13

X

A

B

1

2

3

3 8

1

0

1

0

4

5

13

4 9 14

5

2

3

4

1

X

A

B

),,( XBAF

XBABXAXBAf ..),,( =

Rangk. Sekuensial 4

BA

C

DG

1

0

1

0

1

0

1

0

1

0

5 19

6 9 12 201815

7 10 13 16 19 21

8 11 14 17 20 22

9 12 15 18 21 23

G

A

B

C

D

OSILASI DARI 4 BUAH GERBANG NAND

Rangk. Sekuensial 5

A

B

C

ZX

Y

)().()()().()(

tCtBtYtBtAtX

=∆+=∆+

)()()2( ∆++∆+=∆+ tYtXtZ[ ])()()()()()()( tCtAtBtCtBtBtA +=+=

0

0

0

01

1

1

1

5

4

7 12

10

12

15

18

20 23

23

21

A

B

C

Z

RANGKAIAN KOMBINASIONAL & TIMING DIAGRAM

Rangk. Sekuensial 6

A

B Zn

X

Y)()()2( ∆++∆+=∆+ tYtXtZ

[ ])()()( tZtAtB +=

0

0

0

1

1

1

5

4

7 14

10

12 18 21

A

B

Zn

RANGKAIAN SEKUENSIAL & TIMING DIAGRAM

Rangk. Sekuensial 7

STATE DIAGRAM

• Menggambarkan perubahan kondisi sebuah variabel (output) darikondisi sekarang (Present State) ke kondisi berikutnya (Next State).

• Kondisi tersebut berubah karena adanya pengaruh input dari luar

State diagram terdiri daria. Lingkaran (node) yang jumlahnya satu untuk tiap-tiap keadaan.b. Anak panah transisi, yang meninggalkan tiap-tiap keadaan

dan berakhir pada keadaan berikutnya.

Rangk. Sekuensial 8

A

B

A = Present input B = Present output

AB

Rangkaian sekuensialgerbang NAND

011 00 1

State Diagram untukrangkaian NAND di atas

Rangk. Sekuensial 9

A

B

X

Y

Z

000 001 010

100 110

111

011

101

0-,-0

-0

01

0-,-0

110-,-0

11

1100

0101

111111

1101

11 0-,-0

-0-0

xyzAB xyz = present state

AB = present input

Tabel 8-1 Tabel Present state/next state untuk rangkaian gambar 8-9 Next State X(t + τ).Y(t + τ). Z(t + τ) Present

State Present input A(t). B(t) X(t)Y(t)Z(t) 00 01 10 11

000 001 010 011 100 101 110 111

000 000 001 001 001 001 001 001

000 010 001 011 001 011 001 011

000 000 001 001 001 001 001 001

100 110 101 111 101 111 101 111

Tabel PS/NS utk rangkaian di atas

State diagram utkrangkaian di atas

Rangk. Sekuensial 10

ELEMEN PENYIMPAN BINER

Bentuk sederhana dari elemen penyimpan biner adalah sebuahrangkaian yang dapat mengingat sebuah sinyal biner sebelumnya, terutama nilai logika.

τ1

S Y Zτ2

Z(t) = 0 , t ≤ 0S(t) = 0 , t ≤ 0Y(t) = 0, t ≤ 0

10

10

12

t4t3t2t1

t1 +τ1

t1 +τ1+τ2

S

Y

Z

Rangk. Sekuensial 11

NOR SR FLIP-FLOP

τ1τ2

S Y

RZ

S(t) = 0Y(t) =1R(t) = 0Z(t) = 0, t ≤ 0τ1 = τ2 = 1 unit

1

0

0

1

1

0

1

0

5 10

15 20

7

6 17

16

S

R

Y

Z

( ))()()(*

)()(

2

1

tRtYtZ

tStZtY

+=+

+=+

τ

τ

)()()( 1121 ττττ +++=++ tRtYtZ

)()()( 1τ+++= tRtStZ

[ ])()()( 1 tStZtR ++= τ

Persamaan NOR SR Flip-flop

Rangk. Sekuensial 12

Z

Z

1

0

S

R

S

R

1

0Z

Simbol Logika NOR SR Flip-flop

S R Z* Z Kondisi0 0 Zn Zn Hold0 1 0 1 Reset1 0 1 0 Set1 1 0 0 Not used

Tabel Kebenaran NOR SR Flip-Flop

Rangk. Sekuensial 13

NAND SR FLIP-FLOP

S(t) = 1R(t) = 1Z*(t) = 1Z(t) = 1

S

R

Z*

Z

5 10

15 20

6 17

7 16

1

0

1

0

1

0

1

0

S

R

Z*

Z

Rangk. Sekuensial 14

S

R

Z

Z

S

R

1

0

Z *

Simbol Logika NAND SR Flip-flop

S R Z* Z Kondisi0 0 Zn Zn Hold0 1 0 1 Reset1 0 1 0 Set1 1 1 1 Not used

Tabel Kebenaran NAND SR Flip-flop

Rangk. Sekuensial 15

ELEMEN PENYIMPAN DENGAN CLOCKDi dalam sistem digital sering terjadi beberapa buah SR flip flop yang bekerja secara bersamaan (synchron). Untuk mengatasi hal itu, maka diperlukan suatu alat pengontrol yang bekerja untuk mengaturproses dari rangkaian tersebut.

Clock SR flip flop yaitu menambahkan sinyal enable pada gerbang SR. Tujuan dari suatu sinyal clock adalah agar user dapat menahan danmengembalikan SR flip flop untuk berhenti sejenak (rest state) selama perubahan terjadi pada input SR.

S

C

R

Z

Z*

b

R

C

S

Z

Z*

a

c

S

R

1

0C

Simbol Logika SR-FF dengan Clock

NAND SR-FF dengan ClockNOR SR-FF dengan Clock

Rangk. Sekuensial 16

Persamaan output untuk gerbang NOR :

Z(t + ∆) = [R(t) + C(t)][S(t)C(t) + Z(t)]

Z(t + ∆) = [S(t) + C(t)][R(t)C(t) +Z(t)] Jika C(t) = 0

Z(t + ∆) = Z(t), Z*(t + ∆) = Z*(t)

Jika C(t) = 1Z(t + ∆) = R(t)[S(t) + Z(t)],Z(t + ∆) = S(t)[R(t) + Z*(t)]

Rangk. Sekuensial 17

ANALISA RANGKAIAN SEKUENSIALDigunakan untuk mendapatkan hasil keluaran dari sebuahrangkaian sekuensial yang diketahui

Langkah-langkah melakukan analisa :

a. Tentukan persamaan logika kombinasional untuk input S dan R, serta anggap gerbangnya dalam keadaan ideal.

b. Tentukan apakah S.R = 0Catatan : Jika S.R ≠ 0, prosedur harus dihentikan.

c. Gunakan persamaan gerbang NAND atau NOR untukmenentukan persamaan next state.

Z(t + ∆) = S(t) + (t)Z(t) NANDZ(t + ∆) = (t)[S(t) + Z(t)] NOR

Catatan : Jika S.R = 0, kedua persamaan ini adalah ekivalen.

RR

Rangk. Sekuensial 18

Contoh 1 :Tentukan persamaan next state dan tabel present state/next state untuk clock SR flip flop di bawah ini.

S

R

1

0X

C

A

Bclock

Jawab :1. S(t) = A(t) , R(t) =2. S(t) . R(t) = A(t) . 3. X(t + ∆) = S(t) + (t)X(t)

= A(t) + [A(t) + B(t)] X(t)= A(t) + B(t)X(t)

B(t)A(t)B(t)A(t) ⋅=+0B(t)A(t) =

R

Rangk. Sekuensial 19

Tabel 8-8 Tabel PS/NS untuk gambar 8-20

Present Input Present State

Next State

A(t) B(t) X(t) X (t + ∆) 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 0 0 1 1 1 1 1

Tabel Present State / Next State untuk soal contoh 1 :

0 1 ABX0- 1- 1-,1-

00

State Diagram untuk soal contoh 1

Rangk. Sekuensial 20

SINTESA RANGKAIAN SEKUENSIALDigunakan untuk mendisain sebuah rangkaian logika sekuensial, jika diberikan deskripsi dari fungsi rangkaian tersebut

Prosedur sintesa dengan menggunakan clock SR flip flop :1. Dengan menggunakan persamaan next state yang diketahui,

buatlah tabel present state/next state untuk rangkaian yang akan dibangun.

2. Tambahkan kolom pasangan eksitasi SXi(t) dan RXi(t) untuk setiapvariabel keadaan. Masukkan ke dalam kolom ini, denganmenggunakan pasangan : [Xi(t), Xi(t + ∆) 3. Tuliskan persamaan logika untuk kolom eksitasi SQi(t) dan RQi(t).4. Buatlah tabel eksitasi dan persamaan outputnya.5. Periksa kembali dan analisa setiap flip flop dengan

menggunakan persamaan umum next state, yaitu :Qi(t + ∆) = SQi(t) + Qi(t)Qi(t)

Kemudian : SQi(t) . Qi(t) = 0R

R

Rangk. Sekuensial 21

Contoh 2 :Rancanglah rangkaian sekuensial dengan menggunakan clock SR flip flop dimana persamaan next statenya adalah :

X(t + ∆) = A(t)X(t) + B(t)

Jawab : Dengan menggunakan persamaan next state, maka dapatdibangun tabel present state/next statenya

Tabel 8-12 Tabel present state/next state contoh 8-4

Present Input Present State

Next State

Nilai eksitasi

A(t) B(t) X(t) X(t + ∆) Sx(t) Rx(t) 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 0 1 1 0 1 1 1

0 0 1 d 0 d 1 d

d 1 0 0 d 0 0 0

Rangk. Sekuensial 22

Mencari persamaan logika menggunakan K-Map :

X

X

A B A B A B A B

1 1

d d d

X

X

A B A B A B A B

1

d d

Untuk Sx Untuk Rx

Sx(t) = B(t) Rx(t) = B(t)A(t)(t)B(t).A +=

Bentuk rangkaian adalah sbb :

S

R

1

0X

C

B

Aclock