Rangk. Sekuensial 1 I. DASAR RANGKAIAN SEKUENSIAL Tujuan : 1. Memahami perbedaan antara rangkaian kombinasional dan sekuensial 2. Mengerti State Diagram 3. Mengerti maksud dan tujuan Elemen Penyimpan Biner 4. Dapat membuat SR Flip-flop dari gerbang NOR 5. Dapat membuat SR Flip-flop dari gerbang NAND 6. Mengerti Elemen Penyimpan dengan Clock 7. Dapat melakukan Analisa Rangkaian Sekuensial 8. Dapat melakukan Sintesa Rangkaian Sekuensial
22
Embed
I. DASAR RANGKAIAN SEKUENSIAL - dinus.ac.iddinus.ac.id/repository/docs/ajar/Rangk_Sekuensial.pdfMemahami perbedaan antara rangkaian kombinasional dan sekuensial 2. Mengerti ... Dapat
This document is posted to help you gain knowledge. Please leave a comment to let me know what you think about it! Share it to your friends and learn new things together.
Transcript
Rangk. Sekuensial 1
I. DASAR RANGKAIAN SEKUENSIAL
Tujuan :1. Memahami perbedaan antara rangkaian kombinasional dan
sekuensial2. Mengerti State Diagram3. Mengerti maksud dan tujuan Elemen Penyimpan Biner4. Dapat membuat SR Flip-flop dari gerbang NOR5. Dapat membuat SR Flip-flop dari gerbang NAND6. Mengerti Elemen Penyimpan dengan Clock7. Dapat melakukan Analisa Rangkaian Sekuensial8. Dapat melakukan Sintesa Rangkaian Sekuensial
• Menggambarkan perubahan kondisi sebuah variabel (output) darikondisi sekarang (Present State) ke kondisi berikutnya (Next State).
• Kondisi tersebut berubah karena adanya pengaruh input dari luar
State diagram terdiri daria. Lingkaran (node) yang jumlahnya satu untuk tiap-tiap keadaan.b. Anak panah transisi, yang meninggalkan tiap-tiap keadaan
dan berakhir pada keadaan berikutnya.
Rangk. Sekuensial 8
A
B
A = Present input B = Present output
AB
Rangkaian sekuensialgerbang NAND
011 00 1
State Diagram untukrangkaian NAND di atas
Rangk. Sekuensial 9
A
B
X
Y
Z
000 001 010
100 110
111
011
101
0-,-0
-0
01
0-,-0
110-,-0
11
1100
0101
111111
1101
11 0-,-0
-0-0
xyzAB xyz = present state
AB = present input
Tabel 8-1 Tabel Present state/next state untuk rangkaian gambar 8-9 Next State X(t + τ).Y(t + τ). Z(t + τ) Present
State Present input A(t). B(t) X(t)Y(t)Z(t) 00 01 10 11
000 001 010 011 100 101 110 111
000 000 001 001 001 001 001 001
000 010 001 011 001 011 001 011
000 000 001 001 001 001 001 001
100 110 101 111 101 111 101 111
Tabel PS/NS utk rangkaian di atas
State diagram utkrangkaian di atas
Rangk. Sekuensial 10
ELEMEN PENYIMPAN BINER
Bentuk sederhana dari elemen penyimpan biner adalah sebuahrangkaian yang dapat mengingat sebuah sinyal biner sebelumnya, terutama nilai logika.
τ1
S Y Zτ2
Z(t) = 0 , t ≤ 0S(t) = 0 , t ≤ 0Y(t) = 0, t ≤ 0
10
10
12
t4t3t2t1
t1 +τ1
t1 +τ1+τ2
S
Y
Z
Rangk. Sekuensial 11
NOR SR FLIP-FLOP
τ1τ2
S Y
RZ
S(t) = 0Y(t) =1R(t) = 0Z(t) = 0, t ≤ 0τ1 = τ2 = 1 unit
1
0
0
1
1
0
1
0
5 10
15 20
7
6 17
16
S
R
Y
Z
( ))()()(*
)()(
2
1
tRtYtZ
tStZtY
+=+
+=+
τ
τ
)()()( 1121 ττττ +++=++ tRtYtZ
)()()( 1τ+++= tRtStZ
[ ])()()( 1 tStZtR ++= τ
Persamaan NOR SR Flip-flop
Rangk. Sekuensial 12
Z
Z
1
0
S
R
S
R
1
0Z
Simbol Logika NOR SR Flip-flop
S R Z* Z Kondisi0 0 Zn Zn Hold0 1 0 1 Reset1 0 1 0 Set1 1 0 0 Not used
Tabel Kebenaran NOR SR Flip-Flop
Rangk. Sekuensial 13
NAND SR FLIP-FLOP
S(t) = 1R(t) = 1Z*(t) = 1Z(t) = 1
S
R
Z*
Z
5 10
15 20
6 17
7 16
1
0
1
0
1
0
1
0
S
R
Z*
Z
Rangk. Sekuensial 14
S
R
Z
Z
S
R
1
0
Z *
Simbol Logika NAND SR Flip-flop
S R Z* Z Kondisi0 0 Zn Zn Hold0 1 0 1 Reset1 0 1 0 Set1 1 1 1 Not used
Tabel Kebenaran NAND SR Flip-flop
Rangk. Sekuensial 15
ELEMEN PENYIMPAN DENGAN CLOCKDi dalam sistem digital sering terjadi beberapa buah SR flip flop yang bekerja secara bersamaan (synchron). Untuk mengatasi hal itu, maka diperlukan suatu alat pengontrol yang bekerja untuk mengaturproses dari rangkaian tersebut.
Clock SR flip flop yaitu menambahkan sinyal enable pada gerbang SR. Tujuan dari suatu sinyal clock adalah agar user dapat menahan danmengembalikan SR flip flop untuk berhenti sejenak (rest state) selama perubahan terjadi pada input SR.
Tabel Present State / Next State untuk soal contoh 1 :
0 1 ABX0- 1- 1-,1-
00
State Diagram untuk soal contoh 1
Rangk. Sekuensial 20
SINTESA RANGKAIAN SEKUENSIALDigunakan untuk mendisain sebuah rangkaian logika sekuensial, jika diberikan deskripsi dari fungsi rangkaian tersebut
Prosedur sintesa dengan menggunakan clock SR flip flop :1. Dengan menggunakan persamaan next state yang diketahui,
buatlah tabel present state/next state untuk rangkaian yang akan dibangun.
2. Tambahkan kolom pasangan eksitasi SXi(t) dan RXi(t) untuk setiapvariabel keadaan. Masukkan ke dalam kolom ini, denganmenggunakan pasangan : [Xi(t), Xi(t + ∆) 3. Tuliskan persamaan logika untuk kolom eksitasi SQi(t) dan RQi(t).4. Buatlah tabel eksitasi dan persamaan outputnya.5. Periksa kembali dan analisa setiap flip flop dengan
menggunakan persamaan umum next state, yaitu :Qi(t + ∆) = SQi(t) + Qi(t)Qi(t)
Kemudian : SQi(t) . Qi(t) = 0R
R
Rangk. Sekuensial 21
Contoh 2 :Rancanglah rangkaian sekuensial dengan menggunakan clock SR flip flop dimana persamaan next statenya adalah :
X(t + ∆) = A(t)X(t) + B(t)
Jawab : Dengan menggunakan persamaan next state, maka dapatdibangun tabel present state/next statenya
Tabel 8-12 Tabel present state/next state contoh 8-4