Documents vhdl lab

1. Write HDL code to realize all the logic gates Verilog: module allgates(i1,i2,o1,o2,o3,o4,o5,o6,o7); input i1,i2; output o1,o2,o3,o4,o5,o6,o7; assign o1=i1 &i2; assign…