Οι Διδάσκοντες
Αντώνης Πασχάλης, Καθηγητής, ΘεωρίαΓραφείο: A39 (Α’ όροφος)Τηλ. 210-7275231E-mail: [email protected]
Χρήστος Κρανιώτης, ΕEΔΙΠ, ΕργαστήριοΓραφείο: Εργαστήριο Ψηφιακής Σχεδίασης καιΑρχιτεκτονικής Υπολογιστών(προαύλιο, δίπλα στην αίθουσα Ζ)
Τηλ. 210-7275222E-mail: [email protected]
Τίτλος: ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ
Παράλληλες Πηγές Μελέτης
ΘΕΩΡΙΑ 1 από 2
Διαθέτης (Εκδότης): Α. ΠΑΠΑΣΩΤΗΡΙΟΥ& ΣΙΑ ΟΕ
Τύπος: ΣύγγραμμαISBN: 978-960-7182-66-1Συγγραφείς: Mano Morris, Ciletti MichaelΈκδοση: 4η έκδ./2010Κωδικός Βιβλίου στον Εύδοξο: 9783
Διαθέτης (Εκδότης): ΕΚΔΟΣΕΙΣΚΛΕΙΔΑΡΙΘΜΟΣ ΕΠΕ
Τύπος: ΣύγγραμμαISBN: 960-209-728-0 Συγγραφείς: JOHN F. WAKERLY Έκδοση: 3η/2004
Κωδικός Βιβλίου στον Εύδοξο: 13946
Τίτλος: ΨΗΦΙΑΚΗ ΣΧΕΔΙΑΣΗ: ΑΡΧΕΣ ΚΑΙ ΠΡΑΚΤΙΚΕΣ
Παράλληλες Πηγές Μελέτης
ΘΕΩΡΙΑ 2 από 2
Διαθέτης (Εκδότης): ΔΙΑΥΛΟΣ Α.Ε. ΕΚΔΟΣΕΙΣ ΒΙΒΛΙΩΝ
Τύπος: ΣύγγραμμαISBN: 978-960-531-245-9 Συγγραφείς: Κρανιώτης Χρήστος Δ. Έκδοση: 1η έκδ./2009
Κωδικός Βιβλίου στον Εύδοξο: 12209
Τίτλος: ΣΧΕΔΙΑΣΗ ΨΗΦΙΑΚΩΝΚΥΚΛΩΜΑΤΩΝ
Παράλληλες Πηγές Μελέτης
ΕΡΓΑΣΤΗΡΙΟ
Βιβλιογραφία – Άλλες Πηγές Μελέτης
Το μάθημα στο Διαδίκτυοhttp://dscal.di.uoa.gr (GR – Μαθήματα)user name : logicdesignpassword : pandora
ΕΚΕΙ ΘΑ ΒΡΕΙΤΕ ΤΙΣ «ΠΑΝΕΠΙΣΤΗΜΙΑΚΕΣ ΔΙΑΛΕΞΕΙΣ»
Άρθρα από τα πιο έγκυρα διεθνή επιστημονικάπεριοδικά του ΙΕΕΕ (Προαιρετικό)
ΙΕΕΕ Spectrum (www.spectrum.ieee.org)IEEE Computer (computer.org/computer)IEEE Design & Test (computer.org/dt)
Συνδυασμός κατανόησης βασικών αρχών στο μάθημακαι πραγματικής υλοποίησης στο εργαστήριο
σύμφωνα με το αρχαίο κινέζικο ρητό:
“Ακούω και ξεχνώ,βλέπω και θυμάμαι,
εφαρμόζω και κατανοώ – μαθαίνω”
Το Ρητό του Μαθήματος
Πανεπιστήμιο έναντι ΛΥΚΕΙΟΥ(Πως αποφεύγετε την αποτυχία)
ΤΑΙΡΙΑΣΜΑ
ΚΑΤΕΥΘΥΝΟΜΕΝΗΜΕΛΕΤΗ
ΣΥΝΕΧΗΣ ΕΠΙΒΛΕΨΗ
ΜΙΚΡΗ ΥΛΗ
ΠΑΡΟΥΣΙΑ ΣΤΟ ΜΑΘΗΜΑΜΕΤΑ ΑΠΟ ΔΙΑΒΑΣΜΑ
ΛΥΚΕΙΟΣΥΛΛΟΓΙΣΜΟΣ
ΕΛΕΥΘΕΡΗΜΕΛΕΤΗ
ΑΥΤΕΠΙΣΤΑΣΙΑ
ΜΕΓΑΛΗ ΥΛΗ
ΠΑΡΟΥΣΙΑ ΣΤΟ ΜΑΘΗΜΑΜΕΤΑ ΑΠΟ ΔΙΑΒΑΣΜΑ
ΠΑΝΕΠΙΣΤΗΜΙΟ
Ενότητα 1ΤΕΧΝΟΛΟΓΙΑ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ
Γενικές Γραμμές
Περί Ψηφιακών ΣυστημάτωνΜαθηματική Λογική - Λογική ΣχεδίασηΒασικές Λογικές Πύλες AND, OR, NOTΤεχνολογία ΥλοποίησηςVLSI κυκλώματα - System on Chip (SOC)Τεχνολογία Ψηφιακής Σχεδίασης
Δεν ακολουθώ κάποιο βιβλίο
Ψηφιακά Συστήματα (Ψ. Σ.)
Επεξεργάζονται δυαδικά ηλεκτρικά σήματαΤα δυαδικά σήματα λαμβάνουν δύο μόνο τιμές :
το Λογικό-0 (π.χ., από 0 Volt μέχρι 1 Volt περίπου), καιτο Λογικό-1 (π.χ., από περίπου 4 Volts μέχρι 5 Volts)
Volts
+5+4
+1+0
nsec
ΛΟΓΙΚΟ-1
ΛΟΓΙΚΟ-0
μεταβατικήπεριοχή
1 1 00
Αναλογικά Συστήματα (Α. Σ.)
Επεξεργάζονται συνεχή ηλεκτρικά σήματα, που μεταβάλλονται σαν συναρτήσεις του χρόνου
Volts
+5+4
+1+0
nsec
+3+2
H Ψηφιακή Επανάσταση (I)
Συστήματα ΥπολογιστώνΣυστήματα EπικοινωνιώνΣυστήματα Επεξεργασίας ΣήματοςΣυστήματα Ελέγχου
ψηφιακή επεξεργασία δεδομένωνψηφιακή λήψη δεδομένωνψηφιακή απόκρισηαναλογική λήψη δεδομένων
• μετατροπή της πληροφορίας από αναλογική σε ψηφιακήμε Analog to Digital Converter – ADC(δειγματοληψία + κβαντοποίηση)
αναλογική απόκριση• μετατροπή της πληροφορίας από ψηφιακή σε αναλογικήμε Digital to Analog Converter - DAC
Volts+5+4
+1+0
nsec
+3+2
H Ψηφιακή Επανάσταση (II)Η ψηφιακή επανάσταση εξαπλώθηκε σε πολλούς τομείςτης καθημερινής μας ζωής την τελευταία είκοσι χρόνια
Παραδείγματα ψηφιακών συστημάτων που ήσανπαλαιότερα αναλογικά συστήματα
Φωτογραφική μηχανή
Εγγραφή ήχου (CD) και βίντεο (DVD)
Καρμπιρατέρ (και όχι μόνο ...) αυτοκινήτου
Τηλεφωνικό σύστημα
Φωτεινοί σηματοδότες
Κινηματογραφικά εφέ
Πλεονεκτήματα των Ψηφιακών ΣυστημάτωνΑκρίβεια στην αναπαραγωγή των αποτελεσμάτων
Μικρή ευαισθησία σε θερμοκρασία, τάση τροφοδοσίαςΕυκολία στη σχεδίαση, ευελιξία και λειτουργικότητα
Λογική σχεδίαση χωρίς ιδιαίτερες μαθηματικές γνώσειςΔυνατότητα προγραμματισμού
Διατάξεις Προγραμματιζόμενης λογικής(Programmable Logic Devices - PLDs)Γλώσσες Περιγραφής Υλικού(Hardware Description Languages HDL)
Υψηλή συχνότητα λειτουργίαςΕπεξεργαστές σε GΗz
Υψηλή απόδοση με χαμηλό κόστοςSystems on Chip (SOC)
Σταθερά εξελισσόμενη τεχνολογία
Μαθηματική Λογική (Ι)
Λογικές μεταβλητές (Α, Β)Λογικές τιμές (ΑΛΗΘΕΣ και ΨΕΥΔΕΣ)Λογικές πράξεις (ΚΑΙ, Η, ΟΧΙ)Λογικές εκφράσεις (ΕΑΝ-ΤΟΤΕ)
Μαθηματική Λογική (ΙΙ)
Λογική πράξη (Α ΚΑΙ Β) - (Α ΑΝD Β)ΕΑΝ (Α = ΨΕΥΔΕΣ) ΚΑΙ (Β = ΨΕΥΔΕΣ) ΤΟΤΕ Ζ = ΨΕΥΔΕΣΕΑΝ (Α = ΨΕΥΔΕΣ) ΚΑΙ (Β = ΑΛΗΘΕΣ) ΤΟΤΕ Ζ = ΨΕΥΔΕΣΕΑΝ (Α = ΑΛΗΘΕΣ) ΚΑΙ (Β = ΨΕΥΔΕΣ) ΤΟΤΕ Ζ = ΨΕΥΔΕΣΕΑΝ (Α = ΑΛΗΘΕΣ) ΚΑΙ (Β = ΑΛΗΘΕΣ) ΤΟΤΕ Ζ = ΑΛΗΘΕΣ
Μαθηματική Λογική (ΙΙΙ)Λογική πράξη (Α ΚΑΙ Β) - (Α ΑΝD Β)
ΕΑΝ δεν πάρω τη βάση στη θεωρίαΚΑΙ δεν πάρω τη βάση στο εργαστήριοΤΟΤΕ δεν περνώ το μάθημα
ΕΑΝ δεν πάρω τη βάση στη θεωρίαΚΑΙ πάρω τη βάση στο εργαστήριοΤΟΤΕ δεν περνώ το μάθημα
ΕΑΝ πάρω τη βάση στη θεωρίαΚΑΙ δεν πάρω τη βάση στο εργαστήριοΤΟΤΕ δεν περνώ το μάθημα
ΕΑΝ πάρω τη βάση στη θεωρίαΚΑΙ πάρω τη βάση στο εργαστήριοΤΟΤΕ περνώ το μάθημα
Μαθηματική Λογική (ΙV)
Λογική πράξη (Α Ή Β) - (Α ΟR Β)ΕΑΝ (Α = ΨΕΥΔΕΣ) Ή (Β = ΨΕΥΔΕΣ) ΤΟΤΕ Ζ = ΨΕΥΔΕΣΕΑΝ (Α = ΨΕΥΔΕΣ) Ή (Β = ΑΛΗΘΕΣ) ΤΟΤΕ Ζ = ΑΛΗΘΕΣΕΑΝ (Α = ΑΛΗΘΕΣ) Ή (Β = ΨΕΥΔΕΣ) ΤΟΤΕ Ζ = ΑΛΗΘΕΣΕΑΝ (Α = ΑΛΗΘΕΣ) Ή (Β = ΑΛΗΘΕΣ) ΤΟΤΕ Ζ = ΑΛΗΘΕΣ
Μαθηματική Λογική (V)
Λογική πράξη (Α Η Β) - (Α ΟR Β)ΕΑΝ δεν πεινάω Η δεν διψάωΤΟΤΕ δεν θα πάω στην καντίνα
ΕΑΝ δεν πεινάω Η διψάωΤΟΤΕ θα πάω στην καντίνα
ΕΑΝ πεινάω Η δεν διψάωΤΟΤΕ θα πάω στην καντίνα
ΕΑΝ πεινάω Η διψάωΤΟΤΕ θα πάω στην καντίνα
Μαθηματική Λογική (VΙ)
Λογική πράξη (OXI Α) - (NOT Α)ΕΑΝ Α = ΨΕΥΔΕΣΤΟΤΕ OXI A = ΑΛΗΘΕΣΕΑΝ Α = ΑΛΗΘΕΣΤΟΤΕ OXI A = ΨΕΥΔΕΣ
ΟΧΙ δεν πεινάω = πεινάωΟΧΙ πεινάω = δεν πεινάω
Λογική Σχεδίαση Ψηφιακών ΣυστημάτωνΕφαρμογή της μαθηματικής λογικής στηλογική σχεδίαση των ψηφιακών συστημάτων(ονομάζεται και ψηφιακή σχεδίαση)
λογική μεταβλητή → δυαδικό σήμα
λογική τιμή ΑΛΗΘΕΣ → λογικό-1 (θετική λογική...)
λογική τιμή ΨΕΥΔΕΣ → λογικό-0 (θετική λογική...)
λογική πράξη ΚΑΙ → λογική πύλη AND
λογική πράξη Ή → λογική πύλη ΟR
λογική πράξη OXI → λογική πύλη NOT
Ζ = Α ΑΝD B ή Ζ = A B ή Ζ = ΑΒ (λογικό “γινόμενο”)
Βασική Λογική Πύλη ΑΝD
Α
ΒΖ
Α Β Ζ
0 0 0
0 1 0
1 0 0
1 1 1
πίνακας αλήθειας
Α
ΒΖ
00
1
1
11
Ζ = Α OR B ή Ζ = A+B (λογική “πρόσθεση”)
Βασική Λογική Πύλη OR
Α
ΒΖ
Α Β Ζ
0 0 0
0 1 1
1 0 1
1 1 1
πίνακας αλήθειας
Α
ΒΖ
0
11
0
00
Z = NOT A ή Ζ = Α‘ ή Ζ = Α (συμπλήρωμα)
Βασική Λογική Πύλη NOT
Α ΖΑ Z
0 1
1 0
πίνακας αλήθειας
Αντιστροφέας (inverter)
Πύλες με Περισσότερες από Δύο Εισόδους
Οι λογικές πύλες AND και OR μπορούν να έχουνκαι περισσότερες από δύο εισόδους
ΑΒ Ζ = A+B+C
ΑΒ Ζ = ABCD
C
CD
Λογικά ΚυκλώματαΑποτελούνται από λογικές πύλεςΛαμβάνουν δυαδικά σήματα Αi (i=1,2,..n)Παράγουν δυαδικά σήματα Ζk (k=1,2,..m)Υλοποιούν λογικές συναρτήσεις Fk
Χωρίζονται σε δύο μεγάλες κατηγορίες:Συνδυαστικά ΚυκλώματαΑκολουθιακά Κυκλώματα
….
A1A2
An
….
Z1Z2
Zm
ΛΟΓΙΚΟΚΥΚΛΩΜΑ
Είσοδος Α Έξοδος Ζ
Συνδυαστικά Κυκλώματα
Η έξοδος Ζ εξαρτάται μόνο από την τρέχουσα τιμήτης εισόδου ΑΓια κάθε σήμα εξόδου Ζκ ορίζεται η λογικήσυνάρτηση Zk = Fk(A1, A2, .., An), (k=1,2,..m)
….
A1A2
An
….
Z1Z2
Zk
ΣΥΝΔΥΑΣΤΙΚΟΚΥΚΛΩΜΑ
Παράδειγμα Συνδυαστικού Κυκλώματος
Α
Β
C
Ζ
Z = F(A,B,C)= AB+C’
AB
C’
Υλοποιεί τη Λογική Συνάρτηση:
Ακολουθιακά Κυκλώματα (Ι)Η έξοδος Ζ εξαρτάται όχι μόνο από την τρέχουσατιμή της εισόδου Α, αλλά και από όλη τηνπαρελθούσα ακολουθία τιμών στην είσοδο Α.Το ακολουθιακό κύκλωμα διαθέτει μνήμη, δηλαδήέχει καταστάσεις (states) που του επιτρέπουν ναθυμάται όλη την παρελθούσα ακολουθία τιμώνπου λαμβάνει στην είσοδο Α. Η έξοδος Ζ εξαρτάται από την τρέχουσα τιμή τηςεισόδου Α και από την τρέχουσα κατάσταση S.Η επόμενη κατάσταση NS (next state) εξαρτάταιαπό την τρέχουσα τιμή της εισόδου Α και απότην τρέχουσα κατάσταση S.
Ακολουθιακά Κυκλώματα (ΙΙ)Για κάθε σήμα εξόδου Ζκ ορίζεται η λογική συνάρτηση (ΛΣ)Zk = Fk(A1, A2, .., An, S1, S2, .., St), (k=1,2,..m)Για κάθε σήμα επόμενης κατάστασης NSj ορίζεται η ΛΣNSj = Gj(A1, A2, .., An, S1, S2, .., St), (j=1,2,..t)
…
A1A2
An
…Z1Z2
ZmΣΥΝΔΥΑΣΤΙΚΟΚΥΚΛΩΜΑ
ΣΤΟΙΧΕΙΑ ΜΝΗΜΗΣFlip-flops
τρέχουσακατάσταση
επόμενηκατάσταση
… …
ανάδρασηclock
S1
St
NS1
NSt
είσοδος έξοδος
Αλλαγή ΚατάστασηςΣύγχρονα ακολουθιακά κυκλώματα
αλλάζουν κατάσταση συνήθως στην ανερχόμενη ακμή (από 0 σε 1) ή στην κατερχόμενη ακμή (από 1 σε 0)του σήματος του ρολογιού (clock - CLK)(η ανάδραση ελέγχεται από το σήμα του ρολογιού)
Ασύγχρονα ακολουθιακά κυκλώματααλλάζουν κατάσταση σε κάθε χρονική στιγμή(η ανάδραση δεν ελέγχεται από το σήμα του ρολογιού)
Volts
nsec
CLKσήμα ρολογιού
ανερχόμενη ακμή κατερχόμενη ακμή
Τεχνολογίες Υλοποίησης Στο Υλικό1930 : ρελέδες (relays)1940 : λυχνίες (tubes)
ΕΝΙΑC 18.000 tubes, 30x3x1 m3, 140 KW1950 : transistors1960 : ολοκληρωμένα κυκλώματα(integrated circuits – ICs):
μερικές πύλες σε ένα chip1970 : μικροεπεξεργαστές, μνήμες
1971 i4004, 1972 i8080, 1978 i80861980-00 : VLSI κυκλώματα
ASIC, CPLD, FPGA, DSP, MCM, ...2000+ : System on Chip (SOC)
Η πλακέτα του σήμερα το chip του αύριο2000+ : Πολλές τεχνολογίες σε ένα VLSI κύκλωμα
FPGA + μνήμες + επεξεργαστές + ... σε 2-D ή 3-D
ENIAC
Εισαγωγή προγράμματοςΕπισκευή λυχνίας
Oλοκληρωμένα Κυκλώματα – ICsSSI (small scale integration) : 1-20 πύλες
74x04 6 πύλες ΝΟΤ σε ένα chipMSI (medium scale integr.) : 20-200 πύλες
αποκωδικοποιητές, καταχωρητές, μετρητέςLSI (large scale integr.) : 200-200.000 πύλες
μνήμες, μικροεπεξεργαστές (μPs), PLDsVLSI : > 500.000 transistors
Application Specific Integrated Circuits - ASICs• υλοποίηση με standard-cells και custom design
Field-Programmable Gate Arrays - FPGAsComplex Programmable Logic Devices - CPLDsDigital Signal Processors - DSPsMulti-Chip Modules - MCMs
Oλοκληρωμένα Κυκλώματα – ICs2-D 3-D
Το μέλλον(2020;)
ΦωτονικοίΥπερυπολογιστές
Επίπεδα Υλοποίησης Στο Υλικό
Επίπεδο πλακέτας, PCB (printed circuit board)Επίπεδο Chip, IC, VLSI κυκλώματος:
FPGA/CPLDASIC
Επίπεδο System on Chip (SoC)
Τρόποι Υλοποίησης VLSI Κυκλωμάτων
Gates
Routing Channel
Gates
Routing Channel
Gates
StandardALU
Standard Registers
Gates
Cus
tom
Con
trol
Log
ic
CustomRegister File
Custom Design Standard Cell Gate Array
CustomALU
ΑπόδοσηΣχεδιαστική πολυπλοκότητα
μακρινές διασυνδέσειςαπλωμένη σχεδίαση
κοντινές διασυνδέσειςμαζεμένη σχεδίαση
Διαδικασία Βιομηχανικής Παραγωγής VLSI
Slicer
Blank wafers
20 to 30 processing steps
Patterned wafersIndividual dices
Dietester
×
××
Bond die topackage
Packaged dices
Parttester ×
Tested packaged dices
Ship to customers
×
×
×
Εξέλιξη των Επεξεργαστών (Ι) Νόμος του Moore(1965, εκ των ιδρυτών της Intel):
"Η πυκνότητα σε transistorsενός επεξεργαστήδιπλασιάζεταικάθε 18-24 μήνες"
Σε 29 χρόνια ο αριθμός των transistors ενός μP έχει αυξηθεί > 900.000 φορέςαπό τα 2.250 (4004, 1971) στα 2,046 Δις (2010, Tukwila).
Εξέλιξη των Επεξεργαστών (ΙΙ)
Υψηλή κλίμακαολοκλήρωσης
Μεγάληπυκνότητα
Μεγάληταχύτητα
tr/cm2 (Μ) tr/μP (Μ)
Nanometer
Ρολόι (MHz)
811
1421
2476
40200
64520
1001400
250 180 130 100 70 50
750 1250 2100 3500 6000 10000
Χαρακτηριστικά 1997 1999 2002 2005 2008 2011
Μία πρόγνωση του 2000 πόσο έχει επαληθευτεί;
2502000
32
4000
2010
Albert Yu, Επικεφαλής του τομέα μικροεπεξεργαστών της IntelIEEE Micro, 1996: “The Future of Microprocessors”
«...Η απόδοση θα συνεχίσει να αυξάνεται, έως ότου φτάσουμεστο εξωπραγματικό νούμερο των 400.000.000 transistors
σε ένα ολοκληρωμένο διαστάσεων 1.7 inch το 2006.…Θα συναντήσουμε τρομερές τεχνολογικές δυσκολίες τις οποίεςπρέπει να ξεπεράσουμε για να επιτύχουμε αυτό το επίτευγμα.
Χρειάζεται να γνωρίζουμε πως θα συνδέσουμε, θα τροφοδοτήσουμε, θα ψύξουμε και θα ελέγξουμετην ορθή λειτουργία 400,000,000 transistors…»
Αλλά και τα Προβλήματα
Το Πρόβλημα της Κατανάλωσης Ισχύος
Το Πρόβλημα της Κατανάλωσης Ισχύος οδηγείστους Πολυπύρηνους Επεξεργαστές
Ισχύς = φορτίο χωρητικότητας x τάση2 x συχνότητα λειτουργίας
Σε 20 χρόνια οι τάσεις μειώθηκαν από τα 5V στο 1V, ενώ η συχνότητα λειτουργίας αυξήθηκε 1000 φορές. Με αυτόν τον τρόπο η ισχύς αυξήθηκε μόνο 30 φορές.Δεν υπάρχουν περιθώρια για περαιτέρω μείωση τηςτάσης λόγω αύξησης των ρευμάτων διαρροήςΔεν υπάρχουν περιθώρια για αύξηση της συχνότηταςλειτουργίας λόγω μείωσης της αξιοπιστίας και αύξησηςτου κόστουςΟι πολυπύρηνοι επεξεργαστές προσφέρουν βελτίωσητης απόδοσης χωρίς περαιτέρω αύξηση τηςσυχνότητας λειτουργίας
IBM Power 4: Καταναλώνει 115 Watts
Floatingpointunits
Ζεστάσημεία
Cachelogic
Θερμοκρασία: από 66.8 C μέχρι 82 C
O Επεξεργαστής Itanium 2 της Intel
Server Processor
των 592 M transistors
(9M)
Ο πιο σύνθετος επεξεργαστής (Intel Tukwila : 4 Core Itanium 2με 2,046 δισεκατομμύρια transistors σε ένα die των 7 cm2)
O Επεξεργαστής Tukwila της Intel
Το Μέλλον; Νανο-Τεχνολογίαμε Οργανικά Μόρια
Το Μέλλον; Νανο-Τεχνολογίαμε Οργανικά Μόρια
Επίπεδα Ψηφιακής Σχεδίασης
Αρχιτεκτονική σχεδίασηστο υψηλό επίπεδο της συμπεριφοράς του συστήματος
Λειτουργική σχεδίασηστο επίπεδο μεταφοράς καταχωρητών – register transfer level (RTL)
Λογική σχεδίασηστο επίπεδο των πυλών
Φυσική σχεδίασηστο χαμηλό επίπεδο των transistor
Τεχνολογία Ψηφιακής Σχεδίασης (Ι)
Γλώσσες Περιγραφής Υλικού(Hardware Description Languages)
VHDLVerilogC-like, C++-like
H σχεδίαση του υλικού έχει αρκετές ομοιότητεςμε τη σχεδίαση του λογισμικού
Τεχνολογία Ψηφιακής Σχεδίασης (ΙΙ)
Εργαλεία λογισμικού (CAD tools)schematic entryHDL editorslogic & time simulators – test benches HDL design compilers – synthesizers (VHDL, Verilog) test & power compilerscompilers for PLDs και FPGAsbehavioral synthesis compilershardware-software co-design toolsvalidation and verification tools
Για να κατανοήσετε ότι δεν γνωρίζετε το αντικείμενο
Τεχνολογία Ψηφιακής Σχεδίασης (ΙΙΙ)Σύνθεση συστημάτων σε υψηλό επίπεδο
Φορμαλιστική προδιαγραφή συμπεριφοράςΣυ-σχεδίαση υλικού και λογισμικού
• Αλγόριθμοι λογισμικού σε C και υλοποίησημε ενσωματωμένους επεξεργαστές (embedded processors)
• Αλγόριθμοι υλικού σε HDL και απευθείας υλοποίηση στο υλικόμε FPGAs ή ASICs
• πρωτόκολλο επικοινωνίας
H σύνθεση συστημάτων σε υψηλό επίπεδο συνδυάζειτην παράλληλη σχεδίαση του υλικού και του λογισμικούκαι στοχεύει στην υλοποίηση των SOCΕνσωματωμένα SoC συστήματα
ΣυμπεράσματαΗ τεχνολογία των ολοκληρωμένων κυκλωμάτων (Ο.Κ.) οδηγεί τηβιομηχανία των υπολογιστώνΌσο εξελίσσεται η τεχνολογία των Ο.Κ. τόσο :
αυξάνεται η χωρητικότητα (υλοποίηση Systems-on-Chip)αυξάνεται η απόδοσηγίνεται πιο πολύπλοκη η διαδικασία της σχεδίασης και του ελέγχουαυξάνεται το κόστος υλοποίησηςπρέπει να περιορισθεί η κατανάλωση ισχύος
Πρέπει κατά τη σχεδίαση των συστημάτων να λαμβάνονται υπόψηοι περιορισμοί στην απόδοση, στην πακετοποίηση, στο κόστος, στην κατανάλωση ισχύος και στη δοκιμαστικότητα,Πρέπει να αντιμετωπίζουμε το hardware και το software σαν μίαολότητα και όχι σαν χωριστά τμήματα