ĐẠI HỌC BÁCH KHOA THÀNH PHỐ HỒ CHÍ MINH KHOA ĐIỆN - ĐIỆN TỬ BỘ MÔN KỸ THUẬT VIỄN THÔNG TIỂU LUẬN MÔN HỌC MẠCH TÍCH HỢP SIÊU CAO TẦN ĐỀ TÀI: THIẾT KẾ MẠCH KHUẾCH TẠI TẦN SỐ 0.9 GHz VỚI ĐỘ LỢI 10dB VÀ CỰC TIỂU HỆ SỐ NHIỄU Giáo viên hướng dẫn: TS. HUỲNH PHÚ MINH CƯỜNG Học viên: LÊ HỒNG ANH NGUYỄN HỒ BÁ HẢI Nhóm : 08 HỒ CHÍ MINH, 05/2014
22
Embed
THIẾT KẾ MẠCH KHUẾCH TẠI TẦN SỐ 0.9 GHz VỚI ĐỘ LỢI 10dB VÀ CỰC TIỂU HỆ SỐ NHIỄU
This document is posted to help you gain knowledge. Please leave a comment to let me know what you think about it! Share it to your friends and learn new things together.
Transcript
ĐẠI HỌC BÁCH KHOA THÀNH PHỐ HỒ CHÍ MINH KHOA ĐIỆN - ĐIỆN TỬ
BỘ MÔN KỸ THUẬT VIỄN THÔNG
TIỂU LUẬN MÔN HỌC
MẠCH TÍCH HỢP SIÊU CAO TẦN ĐỀ TÀI: THIẾT KẾ MẠCH KHUẾCH TẠI TẦN SỐ 0.9 GHz VỚI ĐỘ LỢI
10dB VÀ CỰC TIỂU HỆ SỐ NHIỄU
Giáo viên hướng dẫn:
TS. HUỲNH PHÚ MINH CƯỜNG
Học viên: LÊ HỒNG ANH
NGUYỄN HỒ BÁ HẢI Nhóm : 08
HỒ CHÍ MINH, 05/2014
Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS. Huỳnh Phú Minh Cường
THIẾT KẾ MẠCH KHUẾCH TẠI TẦN SỐ 0.9 GHz VỚI ĐỘ LỢI 10dB VÀ CỰC TIỂU HỆ SỐ NHIỄU ..................................................................................................................................... 4
1. GIỚI THIỆU CHUNG VỀ THIẾT KẾ MỘT MẠCH KHUẾCH ĐẠI NHIỄU THẤP ...... 4
2. TIẾN TRÌNH THIẾT KẾ ..................................................................................................... 6
2.2 ĐỘ ỔN ĐỊNH .................................................................................................................. 9
2.3 TÍNH TOÁN CÁC THÔNG SỐ NHIỄU ....................................................................... 9
2.4 TÍNH TOÁN ĐỘ LỢI CỦA MẠCH KHUẾCH ĐẠI .................................................. 10
2.5 PHỐI HỢP TRỞ KHÁNG CHO MẠCH KHUẾCH ĐẠI ........................................... 13
2.6 THIẾT KẾ PHÂN CỰC CHO MẠCH KHUẾCH ĐẠI .............................................. 18
3. KẾT QUẢ MÔ PHỎNG ..................................................................................................... 19
4. THỰC HIỆN LAYOUT CHO MẠCH KHUẾCH ĐẠI ..................................................... 21
5. KẾT LUẬN .......................................................................................................................... 21
TÀI LIỆU THAM KHẢO ........................................................................................................... 22
Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS. Huỳnh Phú Minh Cường
Nhóm 08: Lê Hồng Anh – Nguyễn Hồ Bá Hải 3
LỜI CẢM ƠN
Nhóm thực hiện xin gửi lời cảm ơn chân thành và sâu sắc đến Thầy TS. Huỳnh Phú Minh Cường về những bài học đầy tính thực tiễn về công nghệ mạch tích hợp siêu cao tần, về những hiểu biết sâu rộng đối với chuyên ngành Điện Tử Viễn Thông và về xu hướng phát triển của ngành học.
Trong thời gian hữu hạn việc thực hiện đề tài của nhóm không thể tránh những thiếu sót trong tiểu luận. Kính mong Thầy và các bạn thông cảm và chỉ dạy thêm.
Thân chúc Thầy và các bạn lời chúc sức khỏe, niềm vui và hạnh phúc trong công việc và cuộc sống!
Thành phố Hồ Chí Minh, ngày 01 tháng 06 năm 2014 Nhóm thực hiện 08 Lê Hồng Anh- Nguyễn Hồ Bá Hải
Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS. Huỳnh Phú Minh Cường
Nhóm 08: Lê Hồng Anh – Nguyễn Hồ Bá Hải 4
THIẾT KẾ MẠCH KHUẾCH TẠI TẦN SỐ 0.9 GHz VỚI ĐỘ LỢI 10dB VÀ CỰC TIỂU HỆ SỐ NHIỄU
1. GIỚI THIỆU CHUNG VỀ THIẾT KẾ MỘT MẠCH KHUẾCH ĐẠI NHIỄU THẤP
Bên cạnh sự ổn định và độ lợi, một phần thiết kế quan trọng khác được xem xét cho một
bộ khuếch đại siêu cao tần đó là hệ số nhiễu (Noise Figure). Trong các ứng dụng của bộ thu
thường yêu cầu phai có bộ tiền khuếch đại với một hệ số nhiễu thấp nhất có thể, bởi vì tầng
đầu tiên của một bộ thu có ảnh hưởng lớn đến sự thi hành nhiễu của cả hệ thống. Thông
thường không thể đạt được cả hai sự cực tiểu hệ số nhiễu và cực đại độ lợi cho một bộ
khuếch đại, tuy nhiên một vài sự tương nhượng có thể được thực hiện. Điều này có thể được
thực bởi việc sử dụng vòng tròn đẳng độ lợi và vòng tròn đẳng hệ số nhiễu để lựa chọn một
sự đánh đổi khả dụng giữa hệ số nhiễu và độ lợi. Trong bài tiểu luận này chúng ta sẽ đưa ra
các công thức cho vòng tròn đẳng hệ số nhiễu và biểu diễn chúng được sử dụng như thế nào
trong thiết kế một bộ khuếch đại transistor. Hệ số nhiễu của một bộ khuếch đại hai cửa có
thể được biểu diễn như sau
2
min ,NS opt
S
RF F Y YG
(1.1)
Trong đó,
YS = GS + jBS: là dẫn nạp nguồn được đưa đến transistor.
Yopt: dẫn nạp nguồn tối ưu để cực tiểu hệ số nhiễu.
Fmin: hệ số nhiễu cực tiểu của transistor, đạt được khi YS = Yopt.
RN: điện trở nhiễu tương đương của transistor.
GS: phần thực của dẫn nạp nguồn.
Thay vì sử dụng dẫn nạp YS và Yopt, chúng ta có thể sử dụng hệ số phản xạ ΓS và Γopt, trong
đó,
Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS. Huỳnh Phú Minh Cường
Nhóm 08: Lê Hồng Anh – Nguyễn Hồ Bá Hải 5
11 ,111 .1
SS
O S
optopt
O opt
YZ
YZ
(1.2)
ΓS là hệ số phản xạ nguồn. Fmin, Γopt, và RN được đặc trưng bởi transistor được sự dụng,
được gọi là các thông số nhiễu của thiết bị; chúng có thể được đưa ra bởi nhà sản xuất hoặc
đo đạc.
22
22 2
4 .1 1
S optS opt
o S opt
Y YZ
(1.3)
Thêm vào đó,
2
2
11 11 1Re .2 1 1 1
SS SS S
o S S o S
G YZ Z
(1.4)
Sử dụng công thức (1.1) đưa ra hệ số nhiễu như sau
2
min 22
4 .1 1
S optN
o S opt
RF FZ
(1.5)
Đối với một hệ số nhiễu cố định F công thức (1.5) có thể biểu diễn thành một vòng tròn
trong mặt phẳng ΓS. Đầu tiên ta biểu diễn thông số hệ số nhiễu N như sau,
22min
2 1 ,4 /1
S optopt
N oS
F FNR Z
(1.6)
N là một hằng số cho một hệ số nhiễu được đưa ra và tập hợp các thông số nhiễu. Do đó có
thể viết lại như sau
2
2
2
1 ,
,
.1 1
S opt S opt S
S S S opt S opt opt opt S
S opt S opt optS S
N
N N
NN N
Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS. Huỳnh Phú Minh Cường
Nhóm 08: Lê Hồng Anh – Nguyễn Hồ Bá Hải 6
Thêm 2 2/ 1opt N vào cả hai vế ta được
21
.1 1
optopt
S
N N
N N
(1.7)
Kết quả này định nghĩa các vòng tròn đẳng hệ số nhiễu với tâm là
,1
optFC
N
(1.8)
Và bán kính là
21
.1
opt
F
N NR
N
(1.9)
2. TIẾN TRÌNH THIẾT KẾ
2.1 CHỌN TRANSISTOR
Bước quan trọng đầu tiên trong quá trình thiết kế mạch khuếch đại là lựa chọn
Transistor phù hợp với các yêu cầu đặc trưng của mạch khuếch đại. Trong đề tài này, mục
đích của việc thiết kế là thực hiện mạch hoạt động tại tần số 0.9 GHz và có độ lợi tại ngõ ra
là 10dB. Trong trường hợp này Transistor NEC's NE85619 “Low Noise Bipolar Transistor”
được chọn cho mạch khuếch đại. Các thông số đặc trưng của Transistor là có khả năng hoạt
động đến tần số 5 GHz và Vce = 3V Ic = 5mA. Ta thực hiện tìm các thông số nhiễu của
Transistor tại tần số 0.9 GHz. Bởi vì, nhà sản xuất không cung cấp các thông số NFmin,
Γopt, và RN tại tần số 0.9 GHz trong cả datasheet và mô hình thông số S của transistor, nên
ta phải thực hiện mô phỏng trên ADS để tìm các thông số đó trên mô hình tín hiệu lớn.
Đầu tiên, ta phải phân cực cho transistor với Vce = 3V và Ic = 5mA. Ta thiết lập một
mạch phân cực như trong hình (2.1). Mô hình tín hiệu lớn của transistor NE85619 được lấy
từ thư viện “Low Noise Bipolar Transistor” của công ty thiết kế chip RENESAS. Thực
hiện một mô phỏng DC, để thấy được kết quả ta chọn “Simulate Menu > Annotate DC
Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS. Huỳnh Phú Minh Cường
Nhóm 08: Lê Hồng Anh – Nguyễn Hồ Bá Hải 7
solution”. Mô hình tín hiệu lớn đôi khi sẽ cho các thông số S không chính xác; do đó, ta
phải kiểm tra đối chiếu với mô hình thông số S của transistor.
Hình 2.1 Mạch phân cực của Transistor.
So sánh kết quả mô phỏng với mô hình thông số S của transistor như sau
Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS. Huỳnh Phú Minh Cường
Nhóm 08: Lê Hồng Anh – Nguyễn Hồ Bá Hải 8
Hình 2.2 Các thông số S của Transistor tại 0.9 GHz.
Mạch Tích Hợp Siêu Cao Tần Giáo viên hướng dẫn: TS. Huỳnh Phú Minh Cường
Nhóm 08: Lê Hồng Anh – Nguyễn Hồ Bá Hải 9
11 12 21 22S 0.515 171.76 , S 0.104 47 , S 3.202 76.1 , S 0.276 54.8 .
Từ kết quả ta thấy có sự sai lệch giữa mô hình tín hiệu lớn và mô hình thông số S. Tuy nhiên, tại tần số 0.9 GHz sự sai lệch giữa các thông số không đáng kể.
2.2 ĐỘ ỔN ĐỊNH
Ta tiến hành xem xét các điều kiện để mạch ổn định không điều kiện sử dụng phương pháp K test