STARC nak v1 - 東京工業大学masu-...ADPLL Baseband I Q Wideband Discrete time processing DA function Time base processing MEMS 提案回路 基本構成の検討 Si CMOSプロセスの微細化

Masu GroupTokyo Tech

CMOSインバータ回路をベースとしたスケーラブル広帯域低雑音増幅回路

東工大統合研究院 中島 智也, 天川 修平, 石原 昇, 益 一哉E-mail: [email protected]

背景

まとめ

BPF SWDUP

BPF

BPF

LNA S/H LPF VGA A/D

PA MOD

ADPLL

Bas

eban

dI Q

Discrete time processingWideband

DA function

Time base processing

MEMS

提案回路

基本構成の検討

Si CMOSプロセスの微細化

携帯端末の多様化・多機能化

RF/ デジタル混載回路 ・ SoC の実現

１チップで複数の無線通信方式を満たす

マルチバンド RF 回路の実現

Mobile phone(WCDMA ,GSM) WLAN(802.11a/n/b/g , Bluetooth, 　　　Zigbee, WiMAX)GPS,DTV,EDGE, etc.

0

1

2

3

10 100 10

102

103

300Process [nm]

Cut

off

frequ

ency

[GH

z]

Sup

ply

volta

ge [V

]

510 µm

900 µm

Circuit area

Inductor

回路面積縮小の困難電源電圧の低下

・ 小面積化可能

・ 電源電圧低下の影響を緩和

・ 微細化に追従し高性能化

fT

VDD

RF 回路の CMOS 回路化

スケーラブル広帯域RF CMOS回路設計技術の検討

スケーラブルとは？

提案構成

スケーラブル回路としてＣＭＯＳインバータ型に着目

M6

M5

Vin Vout

M4

M3Rf

M2

M1

VDD

VDDVDD

A B

inputoutput

Without inverter feedback

With inverter feedback

1.0 100.1Frequency [GHz]

|S21

| [dB

]

5

15

10

20

0

Negative feedbackPositive feedback

Wideband

201510

0

25

5

1.0 100.1Frequency [GHz]

|S21

| [dB

]

2

8

6

4

10

1.0 100.1Frequency [GHz]

Noi

se fi

gure

[dB

]90nm Meas.

180nm Meas. 180nm Sim.90nm Sim.

180nm Meas.

90nm Meas.

0

-20

-40

-60

-80

20

Out

put p

ower

[dB

m]

-5-35-40 -30 -25 -20 -15 -10Input power [dBm]

LNA core

500um

700u

m

LNA core

500um

700u

m

◆インバータを多段接続し広帯域手法を取り入れた回路構成を検討

◆180nm,90nm のプロセスを用いて試作評価

◆プロセスの微細化に伴い小面積 ・ 広帯域 ・ 低消費電力を実現

Vin

M6

M5

M8

M7R2

M10

M9

Vout

M4

M3R1

M2

M1

A B

・ CMOS インバータを多段接続

・ 広帯域手法の適用

[問題点]

[メリット]

CMOSインバータ帰還を用いたactive peaking 技術

Cherry-Hooper回路からのアプローチ

測定結果

低周波では位相回転を無視→負帰還

高周波になるにつれ位相回転が影響→正帰還

広帯域化

二段目の低入力インピーダンスを利用して

ミラー容量を低減

広帯域化

◆ＣＭＯＳインバータ回路に着目し低電源電圧動作 ・ 小面積 ・ 広帯域

　 化が可能な低雑音増幅器を提案

90nm Meas.180nm Meas. 180nm Sim.

90nm Sim.

+=

Dmminn Rgg

kTV 22,

13

24

+= 2

1

2

1

2, 3

23

24m

m

minn g

gg

kTV

・ インバータ帰還によって入力を整合

・ インダクタレスによる小面積化

・ 電圧ヘッドルーム確保に有利

- Low-resistance feedback

for mitigation of Miller effect

- Active frequency peaking

by inverter feedback(c)(b) (d)(a)

(d)

Gai

n

Frequency

(a)

(b)

(c)

This work

帯域

線形性

面積

(b) (c) (d)(a)

○

○

× ◎

× ○

△

○

△ △

○ △

プロセス

帯域

利得

ＮＦ

ＩＩＰ３

電源電圧

消費電力

面積

90nm

0-6.8GHz

18.0dB

3.0-5.5dB

-12dBm

1.0V

14.5mW

0.0032mm2

180nm

0-4.9GHz

19.3dB

3.5-4.7dB

-12dBm

1.8V

30.6mW

0.0067mm2

Vout

Vin

Rf

M1

M2

RL

Zx

Cin

I-V Conversion

V-I Conversion

Vdd

)1( 111 xmgdgsin ZgCCC ++=

12

22

2

)(1)( −≅

+

+= m

Lom

Lofx gRrg

RrRZ

入力雑音電圧

インバータ回路ソース接地回路