Mantıksal Tasarım

Mantıksal Tasarım – Prof.Dr. Ünal Yarımağan – HÜ Bilgisayar Mühendisliği Bölümü

Bölüm 7 :Yazmaçlar, Sayaçlar, BelleklerBölüm 7 :Yazmaçlar, Sayaçlar, Bellekler

Mantıksal Tasarım



Yazmaç, belirli sayıda hücreden (cells) oluşan ve içinde ikili bir bilgiyi saklayabilen sayısal bir devre olarak tanımlanabilir.

7.1. Yazmaçlar ve Yazmaç İşlemleri

Yazmaçlar modüler yapıya sahip devrelerdir. Yazmacı oluşturan tüm hücreler aynı yapıya sahiptir. Buna göre yazmaçlar modül (hücre) düzeyinde tasarlanır.

Zamanuyumlu her dizisel devreyi bir yazmaç olarak görmek, ve devrenin gerçekleştirdiği her işlemi yazmaç işlemleri cinsinden tanımlamak mümkündür.

Özellikle denetim amaçlı dizisel devrelerin tasarımının akış çizeneği ve benzeri yapısal tasarım yöntemleri kullanarak gerçekleştiren bu tür yöntemler bu dersin kapsamı dışında tutulmuştur.

n -1 n - 2 ....... 2 1 0



Yazmaçlar üzerinde gerçekleştirilebilecek belirli sayıda temel işlem vardır. Daha karmaşık yazmaç işlemlerinin her biri, temel işlemler cinsinden tanımlanabilir. Bu nedenle temel yazmaç işlemleri çok önemlidir. Bunların başlıcaları aşağıdakilerdir:

Yazmacın sıfırlanması (yazmaçtaki tüm bit’lerinin 0’lanması) : A 0000.. Yazmacın birlenmesi (yazmaçtaki tüm bit’lerinin 1’lenmesi) : A 1111...

Yazmacın paralel yüklenmesi: A In-1....I1I0

Yazmacın içeriğinin sağa kaydırılması (ve en soldaki hücreye seri yükleme) Yazmacın içeriğinin sola kaydırılması (ve en sağdaki hücreye seri yükleme)

Yazmaçtaki ikili sayının tümlenmesi (1’e tümlenmesi): A (A1)’

Yazmaçtaki ikili sayının 2’ye tümlenmesi : A (A2)’

Yazmaçtaki ikili sayının değerinin bir arttırılması : A A + 1 Yazmaçtaki ikili sayının değerinin bir eksiltilmesi : A A - 1 Yazmaçtaki ikili bilginin bir başka yazmaca aktarılması (ikinci yazmacın paralel ya da seri olarak yüklenmesi) : A B Bir yazmaçtaki sayıya, bir diğer yazmaçtaki sayının eklenmesi: A A + B



7.1.1. Paralel Yükleme Yazmaç işlemlerinin en çok kullanılanlarından biri paralel yüklemedir. Paralel yüklemede, yazmacın tüm hücreleri aynı anda (aynı saat vuruşu ile) paralel olarak yükleme yapılır.

An-1 An-2 A2 A1 A0

Saat Vuruşu Yükle n-1 n-2 …… 2 1 0 Temizle

In-1 In-2 I2 I1 I0

Temizle : Zamanuyumsuz sıfırlama girişi (zorunlu değil)

Temizle = 1 olduğu sürece A = An-1An-2A2A1A0 = 00…0 olur

Yükle : Yazmacın yüklemesini denetleyen giriş Yükle = 0 ise yazmacın içeriği değişmez Yükle = 1 ise, saat vuruşu ile birlikte girişteki In-1In-2…I2I1I0 ikili bilgisi paralel olarak yazmaca yüklenir



Paralel Yüklenebilen Yazmacın SR Türü İkidurumlularla Örnek Bir Gerçekleştirimi

Saat Vuruşu

Temizle

Sn-1 C Rn-1

An-1 An-1'

Si C Ri

Ai Ai'

S0 C R0

A0 A0'

IiIn-1I0

Yükle

Yüklemeyi denetlemede diğer bir yaklaşım denetimin Saat vuruşu üzerinde yapılmasıdır.



Paralel Yüklenebilen Yazmaç İçin Bir Diğer Gerçekleştirim Örneği

Yüklemeyi denetlemede diğer bir yaklaşım denetimin Saat vuruşu üzerinde yapılmasıdır.

Saat vuruşu

Yükle

C Dn-1

An-

1Ai

C Di

Ai’ An-

1’

In-1 I i

A

0

C D0

A0’

I 0

Temizle



7.1.2. Kaydırma ve Seri Yükleme Sağa Kaydırma (Shift Rigth)

Ai Ai+1 i = n-2, ....., 0

Sağa kaydırma işleminde, en sağdaki hücrenin değeri (A0) yitirilebilirir. Ayrıca, en soldaki hücrenin alacağı yeni değer de yukarıdaki tanımın dışında kalmaktadır

En sağdaki hücrenin eski değeri ile en soldaki hücrenin yeni değeri açısından aşağıdaki seçenekler düşünülebilir.

En soldaki hücre temizlenir, en sağdaki hücrenin eski değeri ise yitirilir.

En soldaki hücreye, en sağdaki hücrenin eski değeri aktarılır (An-1 A0).

En soldaki hücreye dışardan yeni bir değer yüklenir, en sağdaki hücrenin eski değeri ise yitirilir.



Seri Yüklenen Kaydırmalı Yazmacım Örnek Bir Gerçekleştirimi

SaatVuruşu Kaydır

Sn-2 C Rn-2

An-2 An-2'

S1 C R1

A1 A1'

S0 C R0

A0 A0'

SeriGiriş

An-1 An-1'

Sn-1 C Rn-1



7.1.3. Yazmaçlar Arası AktarmaBir yazmaçtaki verinin bir diğer yazmaca aktarılmasına yazmaçlar arası aktarma işlemi denir. Yazmaçlar arası aktarma işlemleri paralel ya da seri olarak yapılabilir.

İki yazmaç içeren yazmaçlar arası aktarma işlem yapılan örnek bir bir devre bir sonraki sayfada görülmektedir.



Saat Vuruşu

Seri Çıkış (A0) Seri Giriş

Saat Vuruşu

Temizle

AktarAktar

PYükle

Seri Giriş

A Yazmacı B Yazmacı

Paralel Giriş (I)

Saat Vuruşu

Pyükle/Temizle

Aktar

n x T

T



7.1.4. Seri Toplama İşlemi

Yazmaçlar arası işlemlere somut bir örnek:

Başlangıçta toplanacak sayıların A ve B yazmaçlarında bulunması ve D türü ikidurumludaki ikili değerin (saklanan elde değeri) 0 olması gerekir. A ve B yazmaçlarının, paralel yükleme ile sağa kaydırma/soldan seri yükleme işlemleri yapılabilecek özellikte olduğunu varsayıyoruz. Toplanacak sayıların yazmaçlara parallel olarak aktarılmış olduğunu düşünebiliriz.

Topla imi, n saat vuruşu süresince 1 değerini alacaktır. Topla = 1 iken saat vuruşu ile:

A ve B yazmaçlarının içerikleri bir sağa kayar,

Tam Toplayıcının çıkışı A yazmacının sol hücresine yüklenir,

Tam Toplayıcının elde çıkışı D türü ikidurumluya yüklenir



Saat Vuruşu

T

Toplam

Tam Toplayıcı

Topla

Seri Giriş

Saat Vuruşu

Topla

Seri Giriş

B Yazmacı A Yazmacı

Toplan x T

Saat Vuruşu

Çıkış Eldesi

Seri Çıkış (B0)

Seri Çıkış (A0)

1 0 D C

Giriş Eldesi

D Türü İkidurunlu



7.1.5. Çok İşlevli Yazmaçlar

Sayısal devrelerde, üzerinde birden çok işlem gerçekleştirilebilen yazmaçlara ihtiyaç duyulur.

Çok İşlevli Örnek Bir Yazmacın Bir Hücresi Ai Ai’

Saat VuruşuTemizlePyükle

Sağa KaydırSola Kaydır

Paralel Veri Girişi : Ii

Sol Veri Girişi Sağ Veri Girişi

Yazmacın i. Hücresi

Hi



Çok İşlevli Örnek Yazmacın Bir Hücresi İçin Örnek Bir Gerçekleştirim

Si C Ri

Ai Ai'

Ii PYükleSağa Kaydır Sola Kaydır Temizle

Ai-1

Ai-1’

Ai+1

Ai+1’

SaatVuruşu



7.2. Sayaçlar Diğer tüm dizisel devreler gibi sayaçlar da birer yazmaç olarak düşünülebilir. Sayacın içinde belirli sayıda ikidurumludan oluşan bir yazmaç yer alır. Yazmacın içindeki ikili sayının değeri, sayaca uygulanan giriş değerlerine göre, önceden belirlenmiş bir durumlar dizisine (sayma dizisine) göre değişir. Saat vuruşlarının dışında sayaçların denetim girişleri de olabilir. Hiç bir denetim girişi olmayan bir sayaç, her saat vuruşu geldiğinde, önceden belirlenmiş sayma dizisine göre, bir sonraki konuma geçer. Örneğin 3 bit’lik bir sayacın sayma dizileri aşağıdaki gibi olabilir:

0 – 1 – 2 – 3 – 4 – 5 – 6 – 7 (Mod 8, sıradan sayma dizisi)

0 – 1 – 2 – 3 – 4 – 5 (Mod 6, sıradan sayma dizisi)

0 – 1 – 3 – 2 – 6 – 7 – 5 – 4 (Mod 8, yansıtılmış kod sırasında sayma dizisi)

0 – 1 – 3 – 4 - 2 (Mod 5, değişik bir sayma dizisi)

Sayaçlarda kullanılabilecek denetim girişlerinden birkaç örnek aşağıda yer almaktadır.Sayacın durum değiştirmesinin denetlenmesi (bir sonraki konuma geç/geçme)Sayacın sayma yönünün denetlenmesi (ileri/geri say)Sayma dizinde kaç ileri/geri gidileceğinin denetlenmesi (1, 2, …ilerle/gerile)



Zamanuyumlu sayaçlar (synchronous counters) Dalgacık sayaçlar (ripple counters)

Uyarma Gereksinimi Çizelgesi

Sonraki Durum İşlevi

Sayaçlarda kullanılabilecek denetim girişlerinden birkaç örnek aşağıda yer almaktadır.

Sayacın durum değiştirmesinin denetlenmesi (bir sonraki konuma geç/geçme)

Sayacın sayma yönünün denetlenmesi (ileri/geri say)

Sayma dizinde kaç ileri/geri gidileceğinin denetlenmesi (1, 2, …ilerle/gerile)

Devre özellikleri açısından sayaçlar iki ana gruba ayrılır:

7.2.1. Zamanuyumlu Sayaçlar (Synchronous Counters)

Zamanuyunlu sayaçlarda, tüm ikidurumluların saat girişlerine aynı im uygulanır. Zamanuyumlu sayaçlarda sayacın durum değiştirmesi ikidurumluların uyarma girişleri ile sağlanır.


Bölüm 7 :Yazmaçlar, Sayaçlar, BelleklerBölüm 7 :Yazmaçlar, Sayaçlar, Bellekler Örnek 7.2. 0 – 9 arasında sıradan sayan 4 bit’lik zamanuyumlu sayacın (BCD Sayaç)

T türü ikidurumlularla tasarlanması.

En küçük Uyarma İşlevleri

T3 = y3y0 + y2y1y0

T2 = y1y0

T1 = y3’y0

T0 = 1

Devre Şeması

Saat vuruşu

C T2

y2 y1 y1’y2’ y0

C T0

y0’

1

C T3

y3 y3’

C T1



7.2.2. Dalgacık Sayaçlar (Ripple Counters) Dalgacık sayaçlarda ise, her ikidurumlunun saat girişine ayrı bir im uygulanır ve ikidurumluların durum değiştirip değiştirmemesi uyarma girişleri yerine saat vuruşlerı ile denetlenmeye çalışılır. Özellikle 0 ile (2n - 1) arasında sıradan sayan sayaçlar için, bu yapı uygun bir yapıdır. Çünkü sayacı hiç dış geçit kullanmadan, salt n adet ikidurumlu ile gerçekleştirmek mümkündür.

Dalgacık sayaçların bir özelliği de, sayaçta yer alan tüm ikidurumluların aynı anda durum değiştirmemesidir.

Örnek 7.3. 0 – 15 arasında sıradan sayan 4 bit’lik sayacın dalgacık sayaç olarak

tasarlayıp T türü ikidurumlularla gerçekleştirilmesi. Durum değişkenlerini y3, y2, y1 ve y0 diye adlandıralım ve her ikidurumlunun ne zaman durum değiştireceğini inceleyelim.y0’ın her seferinde (her sayma vuruşunda) durumdeğiştirdiği görülmektedir.

•y0’ın değerinin 1’den 0’a her değiştiğinde y1’in durum değiştirdiği görülmektedir.


Bölüm 7 :Yazmaçlar, Sayaçlar, BelleklerBölüm 7 :Yazmaçlar, Sayaçlar, Belleklery0’ın her seferinde (her sayma vuruşunda) durumdeğiştirdiği görülmektedir.

y0’ın değerinin 1’den 0’a her değiştiğinde y1’in durum değiştirdiği görülmektedir.



Buna göre ikidurumluların T girişlerini 1 yapıp, saat girişlerine soldan sağa sırasıyla

y2’, y1’, y0’ ve Saat vuruşu’nu uygulayarak istenilen sayacı gerçekleştirebiliriz.

Saat vuruşu

C T2

y2 y1 y1’ y2’ y0

C T0

y0’

1

C T3

y3 y3’

C T1

Devre Şerması:



Durumlar S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 S10 S11 S12 S13 S14 S15 S0

Saat Vuruşu

y0

y0'

y1

y1'

y2

y2'

y3

y3'

Zaman Çizeneği:



7.3. Zaman Dizilerinin Üretilmesi

Sayısal sistemlerde işlemlerin sırasını belirleyen ve denetleyen birimler genellikle denetim birimi (control unit) adıyla anılır.

Denetim birimleri işlemlerin sırasını belirleme, yönetme ve denetleme işlevlerini zaman dizileri (timing sequences) ile gerçekleştirir.

Başka bir deyişle, denetim birimleri zaman dizilerini üreten birimlerdir.

Zaman dizilerini üreten denetim birimleri, genellikle zamanuyumlu nitelikli birer dizisel devredir.

Bu devrelerde en çok kullanılan devre elemenları ise sayaçlar, yazmaçlar ve kod çözücülerdir.



Örnek 7.5. Aşağıdaki zaman çizeneği ile tanımlanan zaman dizilerini üreten denetim

devresinin tasarlanması istenmektedir.

t0 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 t11

Saat Vuruşu

Başla

z1

z2

z3



S C R

0

1

2

3

4

5

6

722 21 20

Başla Saat Vuruşu

Saat Vuruşu

Enable 3 x 8Kod

Çözücü

3 Bit’likMOD(8) Sayaç

z2

z3

z1z1, z2 ve z3 zaman dizilerinin üretilmesi Başla imi ile tetiklenmekte ve bu imler bir kez üretilmektedir. Üretilmesi istenilen zaman dizilerinin toplam süresi 8*T (T : Saat vuruşu periyodu) olduğuna göre, bu dizileri üreten devreyi bir MOD(8) sayaç ile bir 3 x 8 Kod Çözücü Kullanarak gerçekleştirebiliriz. Devrenin ilke çizeneği aşağıda görülmektedir.



Örnek 7.6. Aşağıdaki zaman çizeneği ile tanımlanan zaman dizilerini üreten denetim

devresinin tasarlanması istenmektedir.

t0 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 t11 t12

Saat Vuruşu

z1

z2

z3


Bölüm 7 :Yazmaçlar, Sayaçlar, BelleklerBölüm 7 :Yazmaçlar, Sayaçlar, Belleklerz1, z2 ve z3 zaman dizilerinin

periyodik, sürekli diziler olduğu

gözenmektedir. z1’in periyodunun

3*T (T: Saat vuruşu periyodu), z2’in

periyodunun 2*T, z3’ünperiyodunun

ise 3*T olduğu görülmektedir.

3 zaman dizisi birlikte

düşünüldüğünde, ortak periyod

6*T’dir. Buna göre devreyi bir

MOD(6) sayaç ile bir 3 x 8 Kod

Çözücü kullanarak

gerçekleştirebiliriz.

Devreninilke çizeneği yanda

görülmektedir.

0

1

2

3

4

5

6

722 21 20

Saat Vuruşu

3 x 8Kod

Çözücü

3 Bit’likMOD(6) Sayaç

z2

z3

z1



7.4. Rasgele Erişimli Bellek (RAM)Rasgele Erişimli Bellek (Random Access Memory : RAM) bir dizisel devredir.

RAM, her biri bir bit’lik bilgiyi saklayabilen belirli sayıda hücreden oluşur.

Her hücrede okuma ve yazma işlemlerini gerçekleştiren devre elemanları vardır.

Okuma ve yazma için, öncelikle belirli hücre ya da hücrelerin seçilmesi, gerekir.



Rasgele Erişimli Bellek Biriminin İşlevsel Çizeneği

BellekEnable Read/Write Bellek İşlemi

0 - Hiç bir işlem yapılmaz

1 0 Yazma

1 1 Okuma

n veri girişi (belleğe yazılacak sözcük) xn-1 xn-2 ….. x1 x0

ak-1

ak-2 Bellek Birimik Adres Girişi

a1 2k Sözcük a0 n bit / sözcük

BellekEnable Read/Write Saat Vuruşu

zn-1 zn-2 ...... z1 z0

n veri çıkışı (bellekten okunan sözcük)



İkili Hücrenin (İH)ilke çizeneği

xj

Saat Vuruşu İHij yij

ki

Okuma/Yazma



İ.H.

İ.H.İ.H.

İ.H. İ.H. İ.H.

İ.H. İ.H.

zn-1 z1 z0

Bellekten Okunan Sözcük

Belleğe Yazılacak Sözcük

xn-1 x1 x0

k x 2k

Kod

Çözücü

0

1

2k-1

a0

a1

ak-1Ad

res

Gir

işi

Bel

lek

En

able

Ok

um

a/Y

azm

a

Saa

t V

uru

şu

İ.H.

Bellek Biriminin Mantıksal Yapısı



İkili Hücrenin Örnek

Bir Gerçekleştirimi

S C R

Saat Vuruşu

xj

yij

Okuma/Yazma

ki

Mantıksal Tasarım

Documents