Page 1
IX.IX. RANGKAIAN LOGIKA KOMBINASIONALRANGKAIAN LOGIKA KOMBINASIONAL
AA.. PENDAHULUANPENDAHULUAN-- SuatuSuatu rangkaianrangkaian diklasifikasikandiklasifikasikan
sebagaisebagai kombinasionalkombinasional jikajika memilikimemilikisifatsifat yaituyaitu keluarannyakeluarannya ditentukanditentukanhanyahanya oleholeh masukkanmasukkan eksternaleksternal sajasaja..hanyahanya oleholeh masukkanmasukkan eksternaleksternal sajasaja..
-- SuatuSuatu rangkaianrangkaian diklasifikasikandiklasifikasikansequentialsequential jikajika iaia memilikimemiliki sifatsifatkeluarannyakeluarannya ditentukanditentukan oleholeh tidaktidakhanyahanya masukkanmasukkan eksternaleksternal tetapitetapi jugajugaoleholeh kondisikondisi sebelumnyasebelumnya..
Page 2
Lanjutan…….
Rangkaian Logika
Kombinasional Sequential
Sinkron/Clock mode Asinkron
Fundamental Pulse mode
Gambar Rangkaian Logika
Page 3
MODEL RANGKAIAN KOMBINASIONALMODEL RANGKAIAN KOMBINASIONAL
RangkaianLogikaKombinasional(Komponen
t1
t2
I1
I2
I
F1
F2
F
t1
t2
t
DenganDengan ::FF11 == FF11 (I(I11,, II22,,……IInn ;; tt11 == FF11 setelahsetelah tt11FF22 == FF22 (I(I11,, II22,,……IInn ;; tt22 == FF22 setelahsetelah tt22-- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- -- --FFnn == FFnn (I(I11,, II22,,……IInn ;; ttnn == FFnn setelahsetelah ttnn
(Komponentak ada Delay) t n
In Fn t n
Page 4
Lanjutan ……..Lanjutan ……..
FF (( kapitalkapital )) == SinyalSinyal steadysteady statestate dengandenganasumsiasumsi tidaktidak adaada delaydelay..
tt (( kecilkecil )) == SifatSifat dinamisdinamis daridari sinyalsinyaltt (( kecilkecil )) == SifatSifat dinamisdinamis daridari sinyalsinyalyangyang dapatdapat berubahberubah selamaselamaintervalinterval waktuwaktu tt..
Page 5
B.B. PROSEDUR PERANCANGANPROSEDUR PERANCANGAN
aa.. PokokPokok permasalahanpermasalahan sudahsudah ditentukanditentukanyaituyaitu jumlahjumlah inputinput yangyang dibutuhkandibutuhkan sertasertajumlahjumlah outputoutput yangyang tertentutertentu..
bb.. SusunSusun kedalamkedalam tabeltabel kebenarankebenaran (Truth(Truthbb.. SusunSusun kedalamkedalam tabeltabel kebenarankebenaran (Truth(TruthTable)Table)..
cc.. KondisiKondisi don’tdon’t carecare dapatdapat diikutdiikut sertakansertakanapabilaapabila tidaktidak mempengaruhimempengaruhi outputoutput..
Page 6
C.C. DECODERDECODERDecoderDecoder adalahadalah rangkaianrangkaian kombinasikombinasi yangyang akanakanmemilihmemilih salahsalah satusatu keluarankeluaran sesuaisesuai dengandengankonfigurasikonfigurasi inputinput.. DecoderDecoder memilikimemiliki nn inputinputdandan 22nn outputoutput..
BlokBlok DiagramDiagram DecoderDecoder..BlokBlok DiagramDiagram DecoderDecoder..
Decoder
n to 2n
IO
I1
In
YO
Y1
Y (2n-1)
Page 7
Lanjutan ……..Lanjutan ……..
UntukUntuk DecoderDecoder 22 toto 44
DecoderIO YO
Decoder
n to 2nI1
Y1Y2
Y3
Page 8
Lanjutan …….Lanjutan …….
TabelTabel KebenaranKebenaran
IIO O II11 YYO O YY1 1 YY2 2 YY33
O OO OO 1O 11 O 1 O 1 11 1
1 O O O1 O O OO 1 O OO 1 O OO O 1 OO O 1 OO O O 1O O O 1
Page 9
RANGKAIAN LOGIKARANGKAIAN LOGIKA
I0 Y0
Y1
I1
Y1
Y2
Y3
Page 10
UntukUntuk merancangmerancang rangkaianrangkaian kombinasionalkombinasionaldapatdapat digunakandigunakan DecoderDecoder dandan eksternaleksternal ORORgategate (rangkaian(rangkaian kombinasikombinasi nn -- inputinput dandan mm––outputoutput dapatdapat diimplementasikandiimplementasikan dengandengan nntoto 22nn lineline decoderdecoder dandan mm –– OROR gate)gate)..
ContohContoh..ImplementasikanImplementasikan suatusuatu FullFull AdderAdder dengandenganmemakaimemakai DecoderDecoder dandan 22 gerbanggerbang OROR
JawabJawab ::SumSum == AA ⊕⊕ BB ⊕⊕ CinCin == ΣΣ 11,,22,,44,,77CarryCarry outout == (A(A ⊕⊕ B)B) CinCin ++ ABAB == ΣΣ 33,,55,,66,,77
Page 11
Lanjutan…..Lanjutan…..
GambarGambar RangkaianRangkaian LogikaLogika
Cin Y1
Y0
Y2Sum
Decoder
3 to 8A
B
Y3
Y4
Y5
Y6Y7
Carry out
Page 12
CONTOH PERANCANGAN DECODERCONTOH PERANCANGAN DECODER
RancangRancang BCDBCD toto DesimalDesimal DecoderDecoder untukuntukmengubahmengubah BCDBCD keke sevenseven segmentsegment ??
CatatanCatatan :: SevenSeven SegmentSegment..
a
d
gb
c
f
e
Page 13
D.D. ENCODERENCODER
EncoderEncoder adalahadalah rangkaianrangkaian kombinasikombinasi yangyangmerupakanmerupakan kebalikankebalikan daridari DecoderDecoder yaituyaitumanghasilkanmanghasilkan outputoutput kodekode binerbiner yangyangberkorespondensiberkorespondensi dengandengan nilainilai inputinput.. EncoderEncodermemilikimemiliki 22nn inputinput dandan nn outputoutput..memilikimemiliki 22nn inputinput dandan nn outputoutput..
Tabel kebenaran Encoder 4 to 2Tabel kebenaran Encoder 4 to 2INPUTINPUT OUTPUTOUTPUT
II0 0 II1 1 II2 2 II3 3 X YX Y1 0 0 01 0 0 00 1 0 00 1 0 00 0 1 00 0 1 00 0 0 10 0 0 1
0 0 0 0 0 10 11 01 01 11 1
X = II2 + 2 + II33
Y = II1 + 1 + II33
Page 14
E.E. MULTIPLEXER ( MUX )MULTIPLEXER ( MUX )
BlokBlok DiagramDiagram LogikaLogika MuxMux..
Mux01
Input Data Output
N x 1n
A B
Input Data
Select / address
Page 15
PROSEDUR PERANCANGAN RANGKAIAN PROSEDUR PERANCANGAN RANGKAIAN KOMBINASIONAL DENGAN MUXKOMBINASIONAL DENGAN MUX
11.. BuatBuat tabeltabel kebenarankebenaran sesuaisesuai dengandengan kondisikondisiinputinput dandan outputoutput sertaserta nomornomor MintermnyaMintermnya..
22.. SalahSalah satusatu variabelvariabel inputinput digunakandigunakan sebagaisebagaiDataData dandan sisanyasisanya daridari variabelvariabel inputinput sebagaisebagaiaddress/selectoraddress/selector..
33.. BuatBuat tabeltabel ImplementasiImplementasi dandan lingkarilingkari nomornomor33.. BuatBuat tabeltabel ImplementasiImplementasi dandan lingkarilingkari nomornomorMintermnyaMintermnya yangyang sesuaisesuai dengandengan outputnyaoutputnya..
44.. JikaJika 22 MintermnyaMintermnya dalamdalam satusatu kolomkolomdilingkari,dilingkari, makamaka inputinput MuxMux adalahadalah 11 dandansebaliknyasebaliknya inputinput MuxMux adalahadalah berlogikaberlogika 00
55.. JikaJika nomornomor MintermnyaMintermnya hanyahanya dilingkaridilingkari padapadasalahsalah satusatu barisbaris dalamdalam kolomkolom yangyang sama,sama, makamakainputinput MuxMux akanakan berlogikaberlogika sesuaisesuai dengandengan barisbarispersamaanpersamaan padapada variabelvariabel yangyang diberikandiberikan..
Page 16
ContohContoh !!ImplementasikanImplementasikan F(ABC)F(ABC) == ΣΣ11,,33,,55,,66dengandengan MuxMux ((44xx 11))..JawabJawab::
Tabel Kebenaran.Tabel Kebenaran.MintermMinterm I N P U TI N P U T O U T P U T O U T P U T MintermMinterm
A B CA B C FF0011223344556677
0 0 00 0 00 0 10 0 10 1 00 1 00 1 10 1 11 0 0 1 0 0 1 0 11 0 11 1 01 1 01 1 11 1 1
0011001100111100
Page 17
Lanjutan………Lanjutan………
CatatanCatatan..InputInput VariabelVariabel AA diambildiambil sebagaisebagai datadatasedangkansedangkan BB dandan CC sebagaisebagai addressaddress..
Tabel Implementasi.Tabel Implementasi.Tabel Implementasi.Tabel Implementasi.
II00 II11 II22 II33
AA 00 11 00 11AA 00 11 11 00
00 11 AA AA
Page 18
GAMBAR RANGKAIAN LOGIKAGAMBAR RANGKAIAN LOGIKA
Mux
I0
I1
I
AF
4 X 1I2
I3
B C
A
Page 19
F.F. DEMULTIPLEXER (DEMUX)DEMULTIPLEXER (DEMUX)
BlokBlok DiagramDiagram LogikaLogika DEMUXDEMUX
DEMUXIY0
Y1DEMUX
1 x (n + 1)I
Input
Select/addressBA
Y1
Y n
Page 20
X.X. RANGKAIAN LOGIKA KOMBINASIONALRANGKAIAN LOGIKA KOMBINASIONAL
AA.. ADDERADDERManipulasi matematika seperti Manipulasi matematika seperti menjumlah,mengurang,mengali dan menjumlah,mengurang,mengali dan membagi dapat dilakukan dengan membagi dapat dilakukan dengan membagi dapat dilakukan dengan membagi dapat dilakukan dengan logika penjumlahan.logika penjumlahan.
Page 21
a.a. HALF ADDER ( HA )HALF ADDER ( HA )
TabelTabel kebenarankebenaranI N P U TI N P U T O U T P U TO U T P U T
AA BB S (Sum)S (Sum) C (Carry)C (Carry)000011
001100
001111
000000
SimbolSimbol HalfHalf AdderAdder
1111
0011
1100
0011
HAA
CB
S Dimana : A
B
C S+
Page 22
Lanjutan…….Lanjutan…….
PersamaanPersamaan outputoutputUntukUntuk SumSum
1100A’A’BBB’B’
S = AB’ + A’B = A S = AB’ + A’B = A ⊕⊕ BBUntuk CarryUntuk Carry
C = ABC = AB
1100A’A’0011AA
0000A’A’1100AA
BBB’B’
Page 23
Lanjutan ……..Lanjutan ……..
RangkaianRangkaian LogikaLogika
AS
B
C
Page 24
b.b. FULL ADDERFULL ADDER
TabelTabel KebenaranKebenaran..
I N P U TI N P U T O U T P U TO U T P U TAA BB CinCin S (Sum)S (Sum) Co (Carry out)Co (Carry out)0000
0000
0011
0011
000000
000011111111
00111100001111
11001100110011
11001100110011
00001100111111
Page 25
Lanjutan ……..Lanjutan ……..
SimbolSimbol FullFull AdderAdder
F A
ABCin
S
CoCin Co
Cin AB
Co S +
Page 26
Persamaan Output (Metode Minterm)Persamaan Output (Metode Minterm)
SS == A’B’CinA’B’Cin ++ ABCin’ABCin’ ++ AB’Cin’AB’Cin’ ++ ABCinABCin
== A’A’ (B’Cin(B’Cin ++ BCin’)BCin’) ++ AA (B’Cin’(B’Cin’ ++ BCin)BCin)
== A’A’ (B(B ⊕⊕ Cin)Cin) ++ AA (B(B ⊕⊕ Cin)’Cin)’
== AA ⊕⊕ BB ⊕⊕ CinCin
CoCo == A’BCinA’BCin ++ AB’CinAB’Cin ++ ABCin’ABCin’ +ABCin+ABCin
== CinCin (A’B(A’B ++ AB’)AB’) ++ ABAB (Cin’(Cin’ ++ Cin)Cin)
== CinCin (A(A ⊕⊕ B)B) ++ ABAB
Page 27
Gambar Rangkaian LogikaGambar Rangkaian Logika
CinS
A
BCo
Page 28
Lanjutan ……..Lanjutan ……..
Atau Atau
HACin S
HA
HAA
BCo
Page 29
B.B. SUBTRACTORSUBTRACTOR
UntukUntuk memahamimemahami azasazas –– azasazas rangkaianrangkaianpengurangpengurang (subtractor)(subtractor) kitakita ikutiikuti aturanaturanpenguranganpengurangan binerbiner sebagaisebagai berikutberikut ::11.. HalfHalf SubtractorSubtractor (HS)(HS)..11.. HalfHalf SubtractorSubtractor (HS)(HS)..
AA –– BB == DD (Difference)(Difference).. BB (Borrow)(Borrow)00 –– 00 == 0000 –– 11 == 1111 –– 00 == 1111 –– 11 == 00
dan Borrow 1
Page 30
Lanjutan ……Lanjutan ……
AturanAturan tersebuttersebut kitakita nyatakannyatakan dalamdalamtabeltabel kebenarankebenaran..
I N P U T I N P U T O U T P U T O U T P U T I N P U T I N P U T O U T P U T O U T P U T A BA B DIDI BOBO0 00 00 10 11 01 01 11 1
00111100
00110000
AB
Bo DI +
Page 31
Lanjutan ……Lanjutan ……
SimbolSimbol HalfHalf SubtractorSubtractor (HS)(HS)
HS
A DI
PersamaanPersamaan outputoutput..UntukUntuk DIDI == A’BA’B ++ A’BA’B == AA ++ BB
BoBo == A’A’ BB
B Bo
Page 32
RANGKAIAN LOGIKA HSRANGKAIAN LOGIKA HS
DIA
B
BO
B
Page 33
2.2. FULL SUBTRACTORFULL SUBTRACTOR
TabelTabel kebenarankebenaranI N P U TI N P U T O U T P U TO U T P U T
AA BB BO BO (i)(i) DIDI BO BO (o)(o)00 00 00 00 000000000011111111
0000111100001111
0011001100110011
0011110011000011
0011111100000011
AB
BO BO (i)(i)BO BO (o)(o) DIDI -
Page 34
Lanjutan ………Lanjutan ………
SimbolSimbol FullFull SubtractorSubtractor (FS)(FS)
BO (i)
FSA
B
DI
BO (o)
Page 35
RANGKAIAN LOGIKA FULL SUBTRACTORRANGKAIAN LOGIKA FULL SUBTRACTOR
DIBO (i)
BO (o)
A
B
Page 36
Lanjutan…….Lanjutan…….
AtauAtau
HS
BO (i) DI
HS
HS
A
B BO (o)
Page 37
C.C. COMPARATORCOMPARATOR
AdalahAdalah suatusuatu rangkaianrangkaian kombinasikombinasi yangyangberfungsiberfungsi sebagaisebagai pembandingpembanding 22 variabelvariabeldengandengan multimulti bitbit..
GambarGambar BlokBlok DiagramDiagram ComparatorComparatorGambarGambar BlokBlok DiagramDiagram ComparatorComparator
ComparatorA>BA<BA=B
A
B
Page 38
CONTOH.CONTOH.
RancangRancang rangkaianrangkaian kombinasikombinasi sebagaisebagaiComparatorComparator untukuntuk membandingkanmembandingkan AA dandanBB yangyang terdiriterdiri daridari 11 bitbit..JawabJawab..JawabJawab..TabelTabel kebenarankebenaran..
I N P U TI N P U T O U T P U TO U T P U TA BA B A > BA > B A < BA < B A = BA = B0 00 00 10 11 01 01 11 1
00001100
00110000
11000011
Page 39
Lanjutan ……..Lanjutan ……..
PersamaanPersamaan BooleanBoolean
FF (A(A >> B)B) == AB’AB’
FF (A(A << B)B) == A’BA’BFF (A(A << B)B) == A’BA’B
FF (A(A == B)B) == (AB)’(AB)’ ++ ABAB == (A(A ++ B)’B)’
Page 40
Lanjutan …….Lanjutan …….Rangkaian Logika
A
B
A>B
A<B
Tugas.
Rancang dengan Comparator untukmembandingkan A dan B yang masing –masing variabel terdiri dari 2 bit
B A<B
A=B