-
4/24/2015
1
RANGKAIAN KOMBINASIONAL
4/2
4/2
015
W
iratno
A. A
smo
ro
4/2
4/2
015
W
iratno
A. A
smo
ro
2
PENDAHULUAN
Elektronika digital diklasifikasikan ke dalam:
logika kombinasional, dan
logika sekuensial.
Output logika kombinasional tergantung pada level input (tanpa
umpan-balik); sedangkan
output logika sekuensial tergantung pada level tersimpan dan
juga level input (dengan umpan-balik).
-
4/24/2015
2
4/2
4/2
015
W
iratno
A. A
smo
ro
3
PENDAHULUAN . . . .
Rangkaian kombinasional dapat dipertimbangkan mempunyai struktur
generik berikut:
Setiap kali sekelompok input yang sama diumpankan ke rangkaian
kombinatorial, output yang sama akan dihasilkan.
4/2
4/2
015
W
iratno
A. A
smo
ro
4
PENDAHULUAN . . . .
Beberapa elemen logika kombinasional sederhana yang telah kita
lihat dalam bagian sebelumnya adalah "Gerbang (gate).
-
4/24/2015
3
4/2
4/2
015
W
iratno
A. A
smo
ro
5
Adder adalah blok bangun dasar dari semua rangkaian aritmatika;
adder menjumlahkan dua bilangan biner dan menghasilkan sum and
carry sebagai output. Ada 2 macam adder:
Half Adder Menjumlahkan dua nilai biner 1-bit X, Y
menghasilkan
suatu sum S bit dan suatu bit carry C-out. Operasi ini disebut
penjumlahan paruh dan rangkaian untuk merealisasikannya disebut
half adder.
Full Adder Full adder memiliki 3-bit input. Menjumlahkan dua
nilai
biner 1-bit X, Y dengan suatu bit input carry C-in menghasilkan
bit sum S dan suatu bit carry C-out.
ADDER 4/2
4/2
015
W
iratno
A. A
smo
ro
6
HALF ADDER
X Y SUM CARRY
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
S (X,Y) = (1,2)
S = X'Y + XY' S = X Y CARRY(X,Y) = (3)
CARRY = XY
-
4/24/2015
4
4/2
4/2
015
W
iratno
A. A
smo
ro
7
FULL ADDER X Y Z SUM CARRY
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
SUM (X,Y,Z) = (1,2,4,7) CARRY (X,Y,Z)= (3,5,6,7)
SUM = X'Y'Z + XY'Z' + X'YZ' SUM = X Y Z
K-map SUM K-map CARRY
CARRY = XY + XZ + YZ
4/2
4/2
015
W
iratno
A. A
smo
ro
8
FULL ADDER DENGAN MENGGUNAKAN
GERBANG AND-OR
Rangkaian SUM Rangkaian CARRY
Contoh dibawah memperlihatkan full adder dengan gerbang AND-OR,
yg menggantikan gerbang XOR. Rangkaian dibawah dibangun dari Kmap
diatas.
-
4/24/2015
5
4/2
4/2
015
W
iratno
A. A
smo
ro
9
Sebuah decoder adalah rangkaian logika mi-mo yang mengubah input
terkode menjadi output terkode, dimana kode input & output
berbeda; misal decoder BCD n-to-2n.
Input enable harus on selama decoder berfungsi, jika outputnya
menganggap satu kata kode output disable. Decoding diperlukan dalam
aplikasi seperti multiplexing data, display 7 segmen dan decoding
alamat memori. Tampak blok semu dari suatu decoder pada gambar
berikut:
DECODER 4/2
4/2
015
W
iratno
A. A
smo
ro
10
Gerbang AND dapat digunakan sebagai elemen dasar decoding,
karena outputnya adalah HI hanya ketika semua input adalah HI.
Sebagai contoh, jika bilangan biner input adalah 0110, maka, untuk
membuat semua input ke gerbang HI, dua bit luar harus diinvert
dengan menggunakan dua inverter seperti tampak pada gambar di bawah
ini.
DECODER BINER DASAR
-
4/24/2015
6
4/2
4/2
015
W
iratno
A. A
smo
ro
11
Sebuah decoder biner memiliki n input dan 2n output. Hanya satu
output aktif pada satu waktu, sesuai dengan nilai input. Gambar di
bawah ini menunjukkan representasi decoder biner n ke 2n.
DECODER BINER N KE 2N 4/2
4/2
015
W
iratno
A. A
smo
ro
12
Sebuah decoder biner 2 ke 4 memiliki 2 input dan 4 output, tabel
benaran dan simbol2 ditunjukkan dibawah.
CONTOH:
DECODER BINER 2 KE 4
X Y F0 F1 F2 F3
0 0 1 0 0 0
0 1 0 1 0 0
1 0 0 0 1 0
1 1 0 0 0 1
-
4/24/2015
7
4/2
4/2
015
W
iratno
A. A
smo
ro
13
Untuk meminimumkan tabel benaran diatas dapat digunakan K-map,
tetapi melakukannya adalah buang-buang waktu. Tulis saja langsung
fungsi untuk masing-masing output. Dengan demikian diperoleh
rangkaian seperti yang ditunjukkan pada gambar dibawah ini.
Catatan: Setiap output adalah minterm 2-variabel (X'Y ', X'Y,
XY', XY)
CONTOH:
DECODER BINER 2 KE 4 4/2
4/2
015
W
iratno
A. A
smo
ro
14
Sebuah decoder biner 3 ke 8 memiliki 3 input dan 8 output, tabel
benaran dan simbol2 ditunjukkan dibawah.
CONTOH:
DECODER BINER 3 KE 8
X Y Z F0 F1 F2 F3 F4 F5 F6 F7
0 0 0 1 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0
0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 1 0
1 1 1 0 0 0 0 0 0 0 1
-
4/24/2015
8
4/2
4/2
015
W
iratno
A. A
smo
ro
15
CONTOH:
FULL ADDER
X Y Z C S
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
Persamaan: S(x, y, z) = (1,2,4,7) C(x, y, z) = (3,5,6,7)
4/2
4/2
015
W
iratno
A. A
smo
ro
16
CONTOH:
DECODER BINER 3 KE 8
-
4/24/2015
9
4/2
4/2
015
W
iratno
A. A
smo
ro
17
Setiap fungsi logika n-variabel, dalam bentuk sum-of-minterm
kanonik dapat diimplementasikan menggunakan decoder n-ke-2n tunggal
untuk menghasilkan minterm, dan sebuah gerbang OR untuk membentuk
jumlahnya.
Garis output dari decoder sesuai dengan minterm dari fungsi yang
digunakan sebagai masukan untuk atau gerbang.
Setiap rangkaian kombinasional dengan n input dan m output dapat
diimplementasikan dengan decoder n-ke-2n dengan m gerbang OR.
Cocok bila rangkaian memiliki banyak output, dan masing-masing
fungsi output dinyatakan dengan beberapa minterm.
MENGIMPLEMENTASIKAN FUNGSI
DENGAN MENGGUNAKAN DECODER 4/2
4/2
015
W
iratno
A. A
smo
ro
18
Sebuah encoder adalah rangkaian kombinasional yang melakukan
operasi kebalikan dari decoder. Jika kode output devais memiliki
lebih sedikit bit dari kode input, devais ini biasanya disebut
encoder. misalnya 2n-ke-n, encoders prioritas.
Encoder sederhana adalah encoder biner 2n-ke-n, yang hanya
memiliki satu dari 2n input = 1 dan output adalah bilangan biner
n-bit yang sesuai dengan input aktif.
ENCODER
-
4/24/2015
10
4/2
4/2
015
W
iratno
A. A
smo
ro
19
Oktal ke Biner memiliki 8 input dan menyediakan 3 output,
sehingga mengerjakan kebalikan dari apa yang dilakukan
decoder 3-ke-8. Pada suatu waktu, hanya satu baris input
memiliki nilai 1. Gambar dibawah menunjukkan tabel benaran
dari encoder Oktal ke Biner.
CONTOH:
ENCODER BINER 8 KE 3
I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0
1 0 0 0 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0 0 0 1
0 0 1 0 0 0 0 0 0 1 0
0 0 0 1 0 0 0 0 0 1 1
0 0 0 0 1 0 0 0 1 0 0
0 0 0 0 0 1 0 0 1 0 1
0 0 0 0 0 0 1 0 1 1 0
0 0 0 0 0 0 0 1 1 1 1
4/2
4/2
015
W
iratno
A. A
smo
ro
20
Sebuah encoder biner 8 ke 3 memiliki 8 input dan 3 output.
CONTOH:
ENCODER BINER 8 KE 3
Ekspresi logika dari output: Y0 = I1 + I3 + I5 + I7 Y1 = I2 + I3
+ I6 + I7 Y2 = I4 + I5 + I6 + I7
-
4/24/2015
11
4/2
4/2
015
W
iratno
A. A
smo
ro
21
Multiplexer (MUX) adalah suatu devais yang memilih satu dari
beberapa input menjadi suatu output tunggal.
Pemilihan dikerjakan dengan menggunakan sebuah alamat (address)
input. Karena itu, MUX dapat mengambil banyak bit data dan
menempatkannya, satu per satu, pada baris data output tunggal dalam
urutan tertentu.
Contoh mengubah data paralel ke data serial
Sebuah demultiplexer (DEMUX) melakukan operasi invers, mengambil
satu input dan mengirimkannya ke salah satu dari beberapa
kemungkinan output. Jalur output dipilih dengan menggunakan sebuah
alamat (address).
MULTIPLEXING 4/2
4/2
015
W
iratno
A. A
smo
ro
22
Sepasang MUX-DEMUX dapat digunakan untuk konversi data ke bentuk
serial untuk transmisi, sehingga mengurangi jumlah jalur transmisi
yang diperlukan. Bit alamat dibagi oleh MUX dan DEMUX pada setiap
akhir. Jika n bit data akan ditransmisikan, kemudian setelah
multiplexing, jumlah jalur terpisah yang dibutuhkan adalah log2 n +
1, dibandingkan dengan n bila tanpa konversi ke serial. Oleh karena
itu untuk n besar diperoleh penghematan sangat besar.
Multiplexer terdiri dari dua komponen fungsional yang terpisah,
sebuah decoder dan beberapa switch atau gerbang. Decoder
menafsirkan alamat input untuk memilih bit data tunggal. Berikut
diberikan contoh bagaimana kerja dari sebuah MUX 4-bit.
MULTIPLEXING . . . .
-
4/24/2015
12
4/2
4/2
015
W
iratno
A. A
smo
ro
23
Ada 4 bit data input D0 - D3, 2 bit alamat input A0 and A1, satu
bit data output serial Q, dan satu bit enable E (optional) yang
digunakan untuk ekspansi.
Perlu m bit alamat untuk menyatakan 2m bit data (dalam contoh
ada 2 bit alamat).
CONTOH DESAIN MUX 4-BIT
Diagram blok dari MUX 4-bit
4/2
4/2
015
W
iratno
A. A
smo
ro
24
Tabel benaran untuk decoder dan implementasinya dengan
menggunakan gerbang standar ditunjukkan pada gambar disamping.
CONTOH DESAIN MUX 4-BIT
Decoder untuk MUX 4-bit