1 Fundamentos de Lógica digital. Sesión 11. Multiplexores y demultiplexores Multiplexar es transmitir datos de una de n fuentes a la salida del circuito combinacional. El demultiplexor desempeña la función contraria. Multiplexores (MUX) Un multiplexor es un circuito combinacional que selecciona una de n líneas de entrada y transmite su información binaria a la salida. La selección de la entrada es controlada por un conjunto de líneas de selección. La relación de líneas de entrada y líneas de selección está dada por la expresión 2 n , donde n corresponde al número de líneas de selección y 2 n al número de líneas de entrada. Multiplexor de 2 entradas El multiplexor se caracteriza por tener dos líneas de entrada, una línea de selección y una de salida. El símbolo lógico de un multiplexor de dos entradas se muestra en la figura 1: Figura 1. Multiplexor de dos entradas En el multiplexor, las entradas son I0 e I1 y la selección viene dada por el valor de la entrada S. El valor de la salida Y depende de los valores lógicos ingresados en los cuadros de texto para las variables I0, I1 y S. Por ejemplo, sí I0=0, I1=1 y S=0, entonces Y=I0=0. La tabla de verdad se muestra en la tabla 1. Es decir, en la salida Y se coloca una de las señales de entrada según cambie el valor de la entrada de selección S. S Y 0 I0 1 I1 Tabla 1. Tabla de verdad de un multiplexor de dos entradas
13
Embed
Fundamentos de Lógica digital. Sesión 11. Multiplexores y ...1 Fundamentos de Lógica digital. Sesión 11. Multiplexores y demultiplexores Multiplexar es transmitir datos de una
This document is posted to help you gain knowledge. Please leave a comment to let me know what you think about it! Share it to your friends and learn new things together.
Transcript
1
Fundamentos de Lógica digital. Sesión 11. Multiplexores y demultiplexores
Multiplexar es transmitir datos de una de n fuentes a la salida del circuito combinacional.
El demultiplexor desempeña la función contraria.
Multiplexores (MUX)
Un multiplexor es un circuito combinacional que selecciona una de n líneas de entrada y
transmite su información binaria a la salida. La selección de la entrada es controlada por un
conjunto de líneas de selección. La relación de líneas de entrada y líneas de selección está
dada por la expresión 2n, donde n corresponde al número de líneas de selección y 2n al
número de líneas de entrada.
Multiplexor de 2 entradas
El multiplexor se caracteriza por tener dos líneas de entrada, una línea de selección y una
de salida. El símbolo lógico de un multiplexor de dos entradas se muestra en la figura 1:
Figura 1. Multiplexor de dos entradas
En el multiplexor, las entradas son I0 e I1 y la selección viene dada por el valor de la
entrada S. El valor de la salida Y depende de los valores lógicos ingresados en los cuadros
de texto para las variables I0, I1 y S. Por ejemplo, sí I0=0, I1=1 y S=0, entonces Y=I0=0. La
tabla de verdad se muestra en la tabla 1. Es decir, en la salida Y se coloca una de las señales
de entrada según cambie el valor de la entrada de selección S.
S Y
0 I0
1 I1
Tabla 1. Tabla de verdad de un multiplexor de dos entradas
2
El circuito lógico se muestra en la figura 2.
Figura 2. Multiplexor 2 a 1
Multiplexor de 4 entradas
El multiplexor de 4 entradas es un multiplexor de 4 líneas a 1. La figura 3. muestra el diagrama
de bloques del multiplexor. Las entradas son I0, I1, I2 e I3 y la selección viene dada por las entradas S0 y S1. El valor de la salida Y depende de los valores lógicos presentes en las entradas de datos y la selección.
Figura 3. Multiplexor 4 a 1
La tabla de verdad se muestra en la tabla 2. Por ejemplo,
sí I0=1, I1=1, I2=0, I3=1 y S1=1, S0=0 entonces Y=I2=0.
Entrada de Selección de datos Entrada Seleccionada
S1 S0 Y
0 0 I0
0 1 I1
1 0 I2
1 1 I3
Tabla 2. Tabla de verdad de un multiplexor de cuatro entradas.
El problema consiste en definir un conjunto de expresiones para construir el circuito lógico.
La ecuación en cada fila, se obtiene a partir del dato de entrada y la entrada de selección de
datos:
3
La salida es Y= I0, sí S1=0 y S0=0. Entonces Y = I0·S1’·S0’.
La salida es Y= I1, sí S1=0 y S0=1. Entonces Y = I1·S1’·S0.
La salida es Y= I2, sí S1=1 y S0=0. Entonces Y = I2·S1·S0’.
La salida es Y= I3, sí S1=1 y S0=1. Entonces Y = I3·S1·S0.
Sumando lógicamente las ecuaciones anteriores:
Y = I0·S1’·S0’ + I1·S1’·S0 + I2·S1·S0’ + I3·S1·S0
Siendo observador, cada salida es tomada como mintermino; de esta manera, al hacer el
producto con una compuerta AND se obtendrá efectivamente, el valor puesto a la entrada.
En consecuencia, el circuito asociado se implementa en la figura 4.
Figura 4. Circuito Lógico de un multiplexor 4 a 1
Demultiplexores (Distribuidores de datos)
Un demultiplexor es un circuito combinacional que recibe información en una sola línea y
la transmite a una de 2n líneas posibles de salida. La selección de una línea de salida
especifica se controla por medio de los valores de los bits de n líneas de selección. La
operación es contraria al multiplexor. La figura 5. muestra el diagrama de bloques del
demultiplexor.
Figura 5. Diagrama de Bloques del Demultiplexor.
La figura 6. muestra un demultiplexor de 1 a 4 líneas. Las líneas de selección de datos
activan una compuerta cada vez y los datos de la entrada pueden pasar por la compuerta
hasta la salida de datos determinada. La entrada de datos se encuentra en común a todas
las AND.
4
Figura 6. Circuito Lógico de un Demultiplexor de 1 a 4 líneas.
El decodificador de la figura 7. funciona como un demultiplexor si la línea E (que es la
entrada de activación) se toma como línea de entrada de datos y las líneas I0 e I1 como
líneas de selección. Observe que la variable de entrada E tiene un camino a todas las
salidas, pero la información de entrada se dirige solamente a una de las líneas de salida de
acuerdo al valor binario de las dos líneas de selección I0 e I1. Por ejemplo, si la selección de
las líneas I0I1 = 10 la salida Y2 tendrá el mismo valor que la entrada E, mientras que las
otras salidas se mantienen en nivel bajo. Note la aparente complejidad del circuito por el
agregado de los inversores a la entrada; Esto es útil dado que toda la configuración puede
convertirse a bloques NAND.
Figura 7. Circuito Lógico de un Decodificador/Demultiplexor.
En consecuencia, como las operaciones decodificador y demultiplexor se obtienen del
mismo circuito, un decodificador con una entrada de activación se denomina
decodificador/demultiplexor; siendo la entrada de activación la que hace al circuito un
demultiplexor.
La tabla de verdad se muestra en la tabla 3.
E I0 I1 Y0 Y1 Y2 Y3
1 X X 1 1 1 1
0 0 0 0 1 1 1
0 0 1 1 0 1 1
0 1 0 1 1 0 1
0 1 1 1 1 1 0
Tabla 3. Tabla de verdad de un decodificador/demultiplexor con salidas en activo bajo.
5
Problema resuelto: La siguiente unidad, conocida comúnmente como unidad multiplex
(MUX) permite únicamente la salida de uno de los cuatro canales de información de
entrada. El canal deseado es seleccionado usando la palabra binaria A1A0 como selector.
¿Cuál es su configuración interna considerando el uso de un decodificador?
La configuración interna debe ser algo como lo que se muestra a continuación:
Como sabemos, un decodificador elige una línea de salida para la información. A0 y A1
funcionan como selectoras para activar uno de los cuatro canales de salida que a su vez
permiten el paso de información de una de las compuertas AND.
Es frecuente representar un bloque MUX de la siguiente manera: