República Bolivariana de Venezuela. Ministerio del Poder Popular para la Defensa. Universidad Nacional Experimental Politécnica de la Fuerza Armada. Núcleo - Anzoátegui. Sede San Tomé. Cátedra: Laboratorio de Sistemas Digitales. Profesor: Bachilleres: Ing. Daniel Becerra Castro Manuel C.I: 19.939.491 5to Semestre Sección A Diurno. Ing. De Telecomunicaciones.
This document is posted to help you gain knowledge. Please leave a comment to let me know what you think about it! Share it to your friends and learn new things together.
Transcript
República Bolivariana de Venezuela.
Ministerio del Poder Popular para la Defensa.
Universidad Nacional Experimental Politécnica de la Fuerza Armada.
Núcleo - Anzoátegui. Sede San Tomé.
Cátedra: Laboratorio de Sistemas Digitales.
Profesor: Bachilleres:
Ing. Daniel Becerra Castro Manuel C.I: 19.939.491
5to Semestre Sección A Diurno.
Ing. De Telecomunicaciones.
San Tomé, Julio de 2013.
Introducción
Los multiplexores son circuitos combinados con varias entradas y una
salida de datos, y están dotados de entradas de control capaces de seleccionar
una, y sólo una, de las entradas de datos para permitir su transmisión desde la
entrada seleccionada a la salida que es única; son llamados también selectores de
datos.
Permiten dirigir la información digital procedente de diversas fuentes a una
única línea para ser transmitida a través de dicha línea a un destino común. El
multiplexor básico posee varias líneas de entrada de datos y una única línea de
salida, así como también posee entradas de selección de datos, que permiten
conmutar los datos digitales provenientes de cualquier entrada hacia la línea de
salida.
En la siguiente práctica se realizara una aplicación para la cual se
implementara el uso del demultiplexor 74153, contara con cuatro variables o
entradas de datos y dos variables de selección.
OBJETIVO GENERAL
Diseñar circuitos lógicos combinacionales usando Multiplexores y
Decodificadores.
OBJETIVOS ESPECIFICOS
Demostrar el funcionamiento de los Multiplexores en los circuitos lógicos.
Demostrar el funcionamiento de los Demultiplexores en los circuitos
lógicos.
Marco Teórico
Multiplexores: Un Multiplexor o selector de datos es un circuito lógico que
acepta varias entradas de datos y permite que sólo una de ellas pase a un tiempo
a la salida. El enrutamiento de la entrada de datos hacia la salida está controlado
por las entradas de selección o entradas de dirección.
El multiplexor, también conocido como MUX, actúa como un conmutador
multiposicional controlado digitalmente, donde el código digital aplicado a las
entradas de selección controla cuáles entradas de datos serán conmutadas hacia
la salida. Por ejemplo, la salida será igual a la entrada de datos, si D0, es el código
de entrada de selección y sea cero (ABC=000 en el diagrama de abajo); la salida
será igual D1 para cuando el código de selección sea uno y así sucesivamente.
Establecido de otra manera, un multiplexor selecciona 1 de N fuentes de datos y
transmite los datos seleccionados a un solo canal de salida. Esto se llama
multiplexión o multiplexaje.
Los multiplexores son representados en diagramas de bloques como
trapezoides isósceles. A continuación el diseño de un multiplexor de dos entradas
y una salida con su respectivo
bit de selección:
Aplicación de los multiplexores:
Una aplicación común para los MUX es encontrado en las computadoras,
en las cuales la memoria dinámica usa las mismas líneas de dirección para el
direccionamiento tanto de las filas como de las columnas. Un grupo de
multiplexores es usado para seleccionar las direcciones de la columna y luego
cambiar para seleccionar la de la fila. Este esquema permite que grandes
cantidades de memoria sean incorporadas dentro de una computadora mientras
se limita a la vez la cantidad de conexiones de cobre requeridas para conectar la
memoria al resto del circuito. Por eso es que también se les conoce a veces como
“selectores de datos”.
A veces pueden verse en forma rectangular asemejando el circuito
integrado que representan pero en este caso siempre debe ir bien identificados
para poder saber que es. La siguiente figura representa un multiplexor a nivel MSI
de 8 entradas (que implica las 3 líneas de selección) y una salida (F).
Las entradas de selección, vienen dadas por el código binario representado
por ABC. ABC son las entradas de direccionamiento o de selección, ya que estas
serán quienes indican el dato a acceder
Dentro de un multiplexor hay que destacar tres tipos de señales: los datos de
entrada, las entradas de control y la salida
El diseño de un multiplexor se realiza de la misma manera que cualquier
sistema combinatorio. Por ejemplo, el caso de un multiplexor de cuatro entradas,
una salida y dos entradas de control. En la siguiente tabla de verdad se observa
como dependiendo de la combinación de las entradas de control, a la salida se
transmite una u otra entrada de las cuatro posibles. Así:
CONTROL
ENTRADAS
DATOS SALIDA
A B I 0 I 1 I 2 I 3 S
0 0 0 X X X 0
0 0 1 X X X 1
0 1 X 0 X X 0
0 1 X 1 X X 1
1 0 X X 1 X 1
1 0 X X X 0 0
1 1 X X X 0 0
1 1 X X X 1 1
Si de esta tabla de verdad se deduce la expresión booleana que nos dará la
función salida, se tendra la siguiente ecuación:
S=(A∗B∗I 0)+(A∗B∗I 1)+(A∗B∗I 2)+(A∗B∗I3)
A la estructura de los multiplexores a veces se añade otra entrada
suplementaria de validación o habilitación, denominada «strobe» o «enable» que,
aplicada a las puertas AND, produce la presentación de la salida.
Para un multiplexador de dos entradas
Dos canales de un solo bit. La única entrada de selección, puede tener
2n=2posibles valores, donde n = 1.
Con la línea de control en "0" se escoge el primer canal de entrada (canal
0) y lo pasa a la salida.
Con la línea de control en "1" se escoge el segundo canal de entrada
(canal 1) y lo pasa a la salida.
Multiplexores con dos entradas de selección.
El multiplexor de 2 entradas de selección, selecciona hasta 4 entradas
posibles. Por lo tanto existen 4 entradas de datos. El circuito es como el siguiente:
Hay 4 entradas de datos y 2 entradas de selección, en total 6 entradas.
Para este caso se construye la tabla de verdad y se aplica Karnaugh. También se
pueden calcular de otra manera diferente. Mediante la siguiente tabla se describe
el multiplexor:
La salida del multiplexor valdrá según el valor que tomen las
variables de entrada Considerando que la función F sólo depende de
estas dos variables: son parámetros, es decir,
valores constantes que pueden valer ’0’ ó ’1.
Si se aplica el teorema de expansión a la función desarrollándola por S1 se
obtiene lo siguiente:
Y si ahora se aplica nuevamente el teorema de expansión a las funciones
y desarrollándolas por la variable se tiene lo siguiente:
Y ahora, si se junta todo en una única expresión, se tiene:
Por la definición de multiplexor, la salida será lo que venga por el canal 0,
que es. De la misma manera se obtiene que
Sustituyendo estos valores en la ecuación anterior se tiene la expresión final para
un multiplexor de dos entradas de selección:
Sustituyendo valores nos queda:
Generador de funciones lógicas:
Una aplicación muy útil de los multiplexores consiste en la generación de
funciones lógicas combinacionales en forma de suma de productos. Cuando se
emplean de esta manera, este dispositivo puede reemplazar puertas lógicas
discretas, puede reducir significativamente el número de circuitos integrados y
permite que los cambios en el diseño sean mucho más sencillos.
El multiplexor de 8 entradas 74LS151 se utiliza para implementar cualquier
función lógica de 3 variables, conectando las variables, conectando las variables
a las entradas de selección y asignando a cada entrada de datos el nivel lógico
requerido por la tabla de la verdad para dicha funcion. Por ejemplo, si la funcion
es de 1 cuando la combinación de variables A2 A1 A0, la entrada 2 se conecta a
un nivel alto. Este nivel ALTO pasa a la salida cuando esta combinación particular
de variables ocurre en la línea de selección de datos.
Decodificador: es el código binario generado por las n entradas activa una
de entre 2n salidas. Un decodificador simplemente habilita un cierto nivel (alto ó
bajo) en una salida seleccionada entre varias por un código de selección.
Demultiplexores
Es un circuito deselector de datos, es decir, la operación de este dispositivo
consiste en tomar la única entrada, seleccionar una de entre varias salidas y
conectadas a la entrada. Un uso popular del DEMUX es como decodificador y por
eso suele usarse el término Demultiplexor/Decodificador indistintamente. Pero el
propósito principal de un decodificador no es tanto transferir una entrada a una de
las salidas sino llevar un valor binario a una representación de una única línea a la
salida. Esta función es de gran utilidad en la decodificación de la dirección en los
microporcesadores por ejemplo cuando involucra la selección de uno de multiples
dispositivo. De hecho, la mayoría de los decodificadores son de lógica invertida (o
negativa) debido a que la mayoría de los dispositivos periféricos de los
microprocesadores son activados por una señal baja.
Los DEMUX también suelen incluir un bit de entrada de habilitación.
Árboles demultiplexores
El mayor DEMUX comercial disponible en forma de chip es de tamaño 1 a
16, pero se puede construir DEMUX's de cualquier tamaño interconectando varios
DEMUX en una estructura de árbol. Por ejemplo, se puede implementar un
DEMUX 1 a 32 a partir de un DEMUX 1 a 4 y cuatro DEMUX's 1 a 8. El DEMUX
del primer nivel lleva la entrada a una de sus cuatro salidas dependiendo de los
bits de control a y b. Los DEMUX's del segundo nivel llevan cada una de las
salidas del DEMUX del primer nivel a la salida seleccionada en función de los bits
de control comunes e, d y e. El resultado final es que la entrada se lleva a una de
las 32 salidas en función de las cinco líneas de control a, b, e, d y e. Notar que al
DEMUX del primer nivel (DEMUX 1 a 4) van las líneas de control más
significativas.
Implementación de funciones lógicas usando multiplexores
Los multiplexores además representan una alternativa al diseño de
funciones lógicas resultando ser circuitos universales para esta aplicación, es decir
a través de un multiplexor se puede construir cualquier función lógica con número
de variables igual al número de líneas de selección del mux.
La implementación de una función usando multiplexores es simplemente
una consulta a la tabla de verdad de la función como si fuera una tabla de
alambrado, por ejemplo, la implementación de la función f(A,B,C) = S m(0,1,3,5,7)
consiste simplemente en la conexión de las entradas correspondientes a los a Vcc
y a tierra, mientras que las entradas de la función corresponden a las líneas de
selección del mux como se muestra en la siguiente figura
Otra alternativa es la utilización de tablas de verdad reducidas, mediante la
técnica de introducción de variables, la cual permite reducir el tamaño del
multiplexor a utilizar.
Aplicaciones
Algunas veces un circuito diseñado para cierto fin suele ser de gran utilidad
en la resolución de problemas que no fueron exactamente para el que fueron
diseñados. Una poderosísima utilidad de los multiplexores está en la
implementación de funciones lógicas.
Es posible implementación funciones lógicas mediante multiplexores.
F(x2, x1, x0) = ∑ (2,5,6)
Esta función tiene 3 variables que pueden formar 8 combinaciones. La
forma más sencilla de implementación, es a través de un multiplexor de 8 a 1.
Tabla de la verdad de la función y la
implementación con el multiplexor:
Dado que se trata de una función de tres variables, este método implica en
principio utilizar un multiplexor de 8 canales. Hay que conectar las variables x2, x1
y x0 a las entradas de selección e introducir en cada uno de los canales el valor
("0" o "1") que toma la función para cada combinación de dichas variables. De esta
forma se garantiza que para las combinaciones de las variables X (quien se colocó
en las líneas de selección) para los que se requiere que la función sea uno harán
f=1.
3. Diseñar:
A) Sumador/Restador con el uso de un multiplexor de 2 variables de selección
x y bi, donde bi es el bit de préstamo o acarreo de entrada.