Frédérick Mailly des MEMS J… · C. Jeffrey, N. Dumas, Z. Xu, F. Mailly, F. Azaïs, P. Nouet et al. Sensors and actuators (2007) Augmenter l’observabilité • Vérification

Test des MEMS

Frédérick Mailly

LIRMM

Département Microélectronique

CNRS / Université Montpellier 2

email : [email protected]

Test des MEMS

• Contexte• Stratégies pour le test des MEMS• Exemple d’une microboussole

Marché des MEMS• Nombreuses filières technologiques : Si, CMOS, SOI,

Quartz, Polymère, …• Systèmes hétérogènes de complexité variée:

– parties micro-mécaniques– électroniques analogiques, digitales, mixtes

Place du test en microélectroniqueLe coût et la difficulté du test augmentent avec l’intégration

Foundry

SpecificationsLayoutDesigner?

Masks

Dies

TEST$

$$

$$$

Wafer

Foundry

SpecificationsLayoutDesigner?

Masks

Dies

TEST$

$$

$$$

Wafer

Foundry

SpecificationsLayoutDesigner??

Masks

Dies

TEST$

$$

$$$

Wafer

Le test au niveau wafer est souvent primordial !!!

MEMS : SoC, SiP

Sans test

+

$$$$

Avec test

+

$

+

+ +

$

Sans test

+

$$$$

Avec test

+

$

+

+ +

$

= + + +( )SoCSiP …Sans test au niveau wafer

+

$$$

Avec Test

+

$SoC

SiP

Test fonctionnel au niveau wafer• Vérification des spécifications

– Fonctionnalité du MEMS– Vérification des performances : sensibilité, bande passante,

résolution…• Utilisation de stimuli physiques !

Vibration, Temperature

~~ VV

Pression,Force

Le coût du testCoût du système de test : 0.5M€ / an365J * 24h = 500k minTemps de test : 1 min / MEMS

1€ / MEMS

Coût total du système

Volume

capteur + électronique discrète

% du coût du test sur le coût total

µcapteur + standard IC

µcapteur + ASIC

µcapteur intégré

Stratégies pour le test des MEMS

Comment réduire le coût du test ?• en diminuant le coût du test par minute

– en évitant les stimuli physiques externes donc en augmentant la contrôlabilitéélectrique

– en augmentant l’observabilité électrique

• en diminuant le temps du test– en ne vérifiant pas toutes les spécifications– en définissant des méthodes de test

alternatives (test structurel ou orientédéfaut)

• mais en garantissant la qualité du test– en montrant la corrélation entre réponse au

test alternatif et performances fonctionnelles

Modélisation&

DfT

Modélisation du système• Simulation par éléments finis (bas niveau)

– Avantages :• modèles multiphysiques précis et complets• injection de fautes globales ou locales

– Inconvénients :• complexité du modèle• temps de simulation• optimisation

• Modèles nodaux– Avantages :

• modèles analytiques – temps de calcul– SPICE, SIMULINK…

• injection de fautes globales ou locales• technique en plein essor

– Inconvénients ?R. Rosing, R. Reichenbach, A. Richardson – Microelectronics Journal 2002

Modélisation du système• Modèle comportemental (haut niveau)

– avantage• modèle simple et analytique

– temps de calcul– SPICE, SIMULINK…

• bien adapté à l’optimisation système• injection de fautes globales ou comportementales

– inconvénient• détermination des paramètres haut niveau• pas d’injection de fautes locales

KpDpM1

2 +⋅+⋅MM

zAccel. VoutFa∆C

R. Rosing, R. Reichenbach, A. Richardson – Microelectronics Journal 2002

Supprimer les stimuli physiques• Utilisation d’un phénomène parasite (microboussole)

• Modification du design

ADXL

KpDpM1

2 +⋅+⋅MMAccel. Fa

zVout++

F∆C

VtestElectrostat.

Supprimer les stimuli physiques• Stimuli électrothermiques

• autres stimuli : électromagnétique, piézoélectrique, …

B. Charlot, S. Mir, F. Parrain, B. Courtois,JETTA, Vol.17, No. 6, 2001

A. Cozma Lapadatu, D. De Bruyker, H. Jakobsen, R. Puers, Sensors and Actuators 82 (2000) 69–73

Augmenter la contrôlabilité électrique

• Reconfiguration en mode test : test par oscillations

• Bias superposition

dtd

Mode forcéMode forcé

Mode oscillateur

k, M, D, Q…

f0, Vpp

A

dtddtd

Mode forcéMode forcé

Mode oscillateur

k, M, D, Q…

f0, Vpp

A

SensorBiasing

Test stimulus

Test signal analyser and

generator

Functional output

Test output

Analogue interface

Calibration error signal

Measured value

Functional signal

extractor

Test signal

extractor

ADCSensorBiasing

Test stimulus

Test signal analyser and

generator

Functional output

Test output

Analogue interface

Calibration error signal

Measured value

Functional signal

extractor

Test signal

extractor

ADC VDA

GND

VDB

VA VB

R+dR

R+dR

R-dR

R-dR VDA

DB

Time

Vmag

VDA

GND

VDB

VA

R+dR

R+dR

R-dR

R-dR DA

DB

Time

VDA

GND

VDB

VA

R+dR

R+dR

R-dR

R-dR DA

VDB

Time

V. Berroule, Y. Bertrand, L. Latorre, P. Nouet, DATE’02

C. Jeffrey, N. Dumas, Z. Xu, F. Mailly, F. Azaïs, P. Nouet et al.Sensors and actuators (2007)

Augmenter l’observabilité• Vérification des paramètres environnementaux

– MIDISPPI : projet ANR (NXP, IEF, IXL, LIRMM)– packaging intelligent pour MEMS dans les SiP

• MEMS testé avant packaging• vérification du packaging par des capteurs (T, p, Hr)• test go/no go• recalibration

T P Hr

Augmenter l’observabilité• Mesure impulsionnelle on-chip

)(*)()(*)(*)()(*)()( kkhkxkxkhkxkyk xxxy Φ=−=−=Φ

x(j-k)

y(j) 1/(L+1)hk

-1 0MUX

1

z-1

Σ

j = 0:L-1x(j-k)

y(j) 1/(L+1)hk

-1 0MUX

1

z-1

Σ

j = 0:L-1

z-1 z-1z-1z-1 z-1z-1

m 1nn+1m-1

MEMS CAN

CNA

C0

h0

C1

h1

Cm-1

hm-1

1 0

1 -1

LFSR

z-1 z-1z-1z-1 z-1z-1

m 1nn+1m-1

MEMS CAN

CNA

C0

h0

C1

h1

Cm-1

hm-1

1 0

1 -1

z-1z-1 z-1z-1z-1z-1z-1z-1 z-1z-1z-1z-1

m 1nn+1m-1

MEMS CAN

CNA

C0

h0

C1

h1

Cm-1

hm-1

1 0

1 -1

LFSR

-1/L

LTclock

1

Tclock

-1/L

LTclock

1

Tclock

)()( kkxx δ≈Φ

∑−

=

−+

=Φ1

0

)()(1

1)(L

jxy jykjxL

k

A. Dhayni, Thèse (INPG, TIMA), 2006

Exemple : test d’une microboussoleélectronique

Modélisation du système

3dB

Frequency

22 kHz

∆R/

R

∆f ≈ 400Hz

Q = 60

K

M

D

If

B

F

∆R

Vf

Wc

+∆R

∆V

=

Modèleniveau 0

Modélisation du systèmeModèle niveau 1

KgKgKpDpM +⋅+⋅ 21

fRN

WcWc 2Vdd××

B FLz

VoutIfVf

++

R∆Roff

∆R

p

param.

Dispersion process CMOS

Stressrésiduel

0

50

100

150

200

250

-6 -5 -4 -3 -2 -1 0 1 2 3 4 5

∆F/F0 (%)

# S

ampl

es

Modélisation du systèmeEffets thermiques

-40

-30

-20

-10

0

10

20

30

40

50

1 10 100 1k 10k 100k

Frequency (Hz)

Volta

ge (d

B)

magnetic actuation

thermal actuation

-40

-30

-20

-10

0

10

20

30

40

50

-40

-30

-20

-10

0

10

20

30

40

50

1 10 100 1k 10k 100k1 10 100 1k 10k 100k

Frequency (Hz)

Volta

ge (d

B)

magnetic actuation

thermal actuation

magnetic actuation

thermal actuation

Frequence Vf (Hz)

Tens

ion

(V)

Actuation magnétique

Actuation thermique

GVf

VoutVf

Image IR

Modélisation du système

KgKgKpDpM1

2 +⋅+⋅

fRN

WcWc 2Vdd××

B FLz

VoutIf

Vf

++ ++

Effetsthermiques

fR1

pCR1R

thth

th⋅⋅+ thK

Pf Tg

dK

Fth

^2^2

pKcc ⋅

Couplagecapacifif

++

DTk4 b ××× RTk4 b ×××Bruit Offset

statique R∆Roff

∆R

Niveau 2

++

Utilisation du modèle pour la conception

• Suppression des effets thermiques parasites

• Suppression de l’offset (stress résiduel, dispersion process, effet thermique DC) par filtrage passe haut

Vf2

Vf1

I

T°

Vf1

Vf2

I

Exc_in

ADC

Ampl. Det. Conversion

I

I

B

F

f0

f0=f(sw_clk)/n

f(sw_clk)=n*fres

sw_c

lk

Fd_out[n-6]

Driving Block

Quartz

Nb_in Prog. digital frequency divider

Prog. digital frequency divider

BufferBufferFd_out[n]

G

Amplification

B

Utilisation du modèle pour la conception

Out

Fd_out[n]

conception robuste

Test électrothermique

Sans faute Avec faute

Time (ms)

V Whe

at

0 10 20 30 40 50

Vbias

B

Vbias

Détection de faute de gravure

VWheat

Test électrothermique

Frequency (Hz)

Vpp

Whe

at

1 10 100 1k 10k 100k

Vpp

Whe

at

8k 10k 12k 14kFrequency (Hz)

Détection de faute de gravure et recherche de la fréquence de résonance

Vbias

Vbias

B VWheat

Sans faute

Avec faute

0

0.2

0.4

0.6

0.8

1

1.2

20.5 21 21.5 22 22.5 23

Freq. (Khz)

V pp

(V)

∆F = 3.76%

Fr1 = 21.42 kHzVr1 = 991.4 mVQ1 = 107.1

Fr2 = 22.24 kHzVr2 = 947.4 mVQ2 = 101.1

0

0.2

0.4

0.6

0.8

1

1.2

20.5 21 21.5 22 22.5 23

Freq. (Khz)

V pp

(V)

∆F = 3.76%

Fr1 = 21.42 kHzVr1 = 991.4 mVQ1 = 107.1

Fr2 = 22.24 kHzVr2 = 947.4 mVQ2 = 101.1

Test électrothermique intégré

5V

5V

Harm_sel

Vf1

Vf2

Exc. buffers

Fd_out[n]

Fd_out[n+1]

Fd_out[n]

Fd_out[n+1]

Vf1

Vf2

Driving Block

Prog. digital frequency divider

Prog. digital frequency divider

BufferBufferFd_out[n]

Nb_in

Test par oscillations

X A

L.O.

~

B

If Vout

Spécifications Min Typ Max

Sensibilité (V/T)

τ (ms) 1.20.9 1.5

2.852.5 3.2

Masses volumiques

EpaisseursModules d’Young

Dimensions Modèle de fautes :20 paramètresbas niveau, LPj

Test par oscillations

X A

B

Vout

fosc=fres

Voscd/dt

fosc= fres

Vcc

• Mesure de deux paramètres indirects (IPk) : fosc, Vosc• Question : tolérances sur ces paramètres ?

Tolérances sur les paramètres bas niveau

STm2TR

Sensitivity (V/T)

2.2

3.5

600 1300

Tm2 (nm)

Spec.

IDPiLPjLPj TRTR =

Tolérances sur les paramètres indirectsAmplitude de l’oscillation (Vpp)

2.1

2.6

600 1300

Fréquence de l’oscillation (kHz)

10

12.5

600 1300Tm2 (nm)2

TRTm

2TRTmFosc

2TRTm

2TRTmAosc

Tolérances sur les paramètres indirects

#

IPk

Approche couverture de fautes(FC)

{ }LPIPLPIP

j

kjkTRTR = ∩

{ }LPIPLPIP

j

kjkTRTR = ∪

Approche rendement(Yield)

Résultats

LP Tpox

750

33LP

LPσ

Tm2Tvox Tfox Tcox

900

33

400

17

700

35

940

47

Tm1

720

40

X A

L.O.

~

B

If Vout

3KHz BW

X A

L.O.

~

B

If Vout

3KHz BWX A

B

Vout

3KHz BW

fosc=fres

Voscd/dt

fosc= fres

Vcc

X A

B

Vout

3KHz BW

fosc=fres

Vosc

fosc=fres

Voscd/dt

fosc= fres

Vcc

test type Yieldnb échantillons sains et gardés 90nb échantillons sains et rejetés 0nb échantillons fautifs et gardés 2nb échantillons fautifs et rejetés 8Efficacité du test 98%Couverture de fautes 80%

test type FCnb échantillons sains et gardés 64nb échantillons sains et rejetés 26nb échantillons fautifs et gardés 0nb échantillons fautifs et rejetés 10Efficacité du test 74%Couverture de fautes 100%

nb échantillons sain 90nb échantillons fautif 10nb total d'échantillons 100rendement de production avant test 90%

ss

nb échantillons sain 90nb échantillons fautif 10nb total d'échantillons 100rendement de production avant test 90%

ss

Conclusion• Principales difficultés du test des MEMS:

– choix du niveau de modélisation (FEM, Nodal, HDL) et du modèle de faute

– remplacement des stimuli physiques– nombreuses méthodes (orientées défaut ou structurelles)– pas d’outils spécifiques et automatiques pour le test des MEMS

(stimuli de test, FC, efficacité)

• Importance de la relation conception et test– prise en compte du test lors de la conception– conception robuste

• Fiabilité des MEMS