August 1986 Revised March 2000 DM74LS74A Dual Positive-Edge-Triggered D Flip-Flops with Preset, Clear and Complementary Outputs General Description This device contains two independent positive-edge-trig- gered D flip-flops with complementary outputs. The infor- mation on the D input is accepted by the flip-flops on the positive going edge of the clock pulse. The triggering occurs at a voltage level and is not directly related to the transition time of the rising edge of the clock. The data on the D input may be changed while the clock is LOW or HIGH without affecting the outputs as long as the data setup and hold times are not violated. A low logic level on the preset or clear inputs will set or reset the outputs regardless of the logic levels of the other inputs. Ordering Code: Order Number Package Number Package Description DM74LS74AM M14A 14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150 Narrow DM74LS85ASJ M14D 14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide DM74LS74AN N14A 14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide Devices also available in Tape and Reel. Specify by appending the suffix letter “X” to the ordering code. Connection Diagram Function Table H HIGH Logic Level X Either LOW or HIGH Logic Level L LOW Logic Level Positive-going Transition Q0 The output logic level of Q before the indicated input conditions were established. Note 1: This configuration is nonstable; that is, it will not persist when either the preset and/or clear inputs return to their inactive (HIGH) level. Inputs Outputs PR CLR CLK D Q Q L H L H H H H L L H H H X X X L X X X H L X H L L H H (Note 1) H (Note 1) H L L H Q Q 0 0
Welcome message from author
This document is posted to help you gain knowledge. Please leave a comment to let me know what you think about it! Share it to your friends and learn new things together.
Transcript
August 1986
Revised March 2000
DM74LS74A
Dual Positive-Edge-Triggered D Flip-Flops with
Preset, Clear and Complementary Outputs
General Description
This device contains two independent positive-edge-trig-
gered D flip-flops with complementary outputs. The infor-
mation on the D input is accepted by the flip-flops on the
positive going edge of the clock pulse. The triggering
occurs at a voltage level and is not directly related to the
transition time of the rising edge of the clock. The data on
the D input may be changed while the clock is LOW or
HIGH without affecting the outputs as long as the data
setup and hold times are not violated. A low logic level on
the preset or clear inputs will set or reset the outputs
regardless of the logic levels of the other inputs.
Ordering Code:
Order Number Package Number Package Description
DM74LS74AM M14A 14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150 Narrow
DM74LS85ASJ M14D 14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
DM74LS74AN N14A 14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide
Devices also available in Tape and Reel. Specify by appending the suffix letter “X” to the ordering code.
Connection Diagram Function Table
H HIGH Logic Level
X Either LOW or HIGH Logic Level
L LOW Logic Level
Positive-going Transition
Q0 The output logic level of Q before the indicated input conditions were
established.
Note 1: This configuration is nonstable; that is, it will not persist when either
the preset and/or clear inputs return to their inactive (HIGH) level.
Inputs Outputs
PR CLR CLK D Q Q
L
H
L
H
H
H
H
L
L
H
H
H
X
X
X
L
X
X
X
H
L
X
H L
L H
H (Note 1) H (Note 1)
H L
L H
Q Q 0 0
Absolute Maximum Ratings(Note 2)
Note 2: The “Absolute Maximum Ratings” are those values beyond which
Supply Voltage 7V the safety of the device cannot be guaranteed. The device should not be
operated at these limits. The parametric values defined in the Electrical Input Voltage 7V
Characteristics tables are not guaranteed at the absolute maximum ratings.
Operating Free Air Temperature Range 0 C to 70 C The “Recommended Operating Conditions” table will define the conditions
for actual device operation. Storage Temperature Range 65 C to 150 C
Recommended Operating Conditions
Symbol Parameter Min Nom Max Units
V CC
Supply Voltage 4.75 5 5.25 V
V IH
HIGH Level Input Voltage 2 V
V IL
LOW Level Input Voltage 0.8 V
I OH
HIGH Level Output Current 0.4 mA
I OL
LOW Level Output Current 8 mA
f CLK
Clock Frequency (Note 3) 0 25 MHz
f CLK
Clock Frequency (Note 4) 0 20 MHz
t W
Pulse Width
(Note 3)
Clock HIGH 18
ns Preset LOW 15
Clear LOW 15
t W
Pulse Width
(Note 4)
Clock HIGH 25
ns Preset LOW 20
Clear LOW 20
t SU
Setup Time (Note 3)(Note 5) 20 ns
t SU
Setup Time (Note 4)(Note 5) 25 ns
t H
Hold Time (Note 5)(Note 6) 0 ns
T A
Free Air Operating Temperature 0 70 C
Note 3: CL 15 pF, RL 2 k , TA 25 C, and VCC 5V.
Note 4: CL 50 pF, RL 2 k , TA 25 C, and VCC 5V.
Note 5: The symbol ( ) indicates the rising edge of the clock pulse is used for reference.
Note 6: TA 25 C and VCC 5V.
Electrical Characteristics over recommended operating free air temperature range (unless otherwise noted)
Symbol Parameter Conditions Min Typ
(Note 7) Max Units
V I
Input Clamp Voltage VCC Min, II 18 mA 1.5 V
V OH
HIGH Level
Output Voltage
VCC Min, IOH Max
VIL Max, VIH Min 2.7 3.4 V
V OL
LOW Level
Output Voltage
VCC Min, IOL Max
VIL Max, VIH Min
0.35 0.5 V
IOL 4 mA, VCC Min 0.25 0.4
I I
Input Current @ Max
Input Voltage
VCC Max
VI 7V
Data 0.1
mA Clock 0.1
Preset 0.2
Clear 0.2
I IH
HIGH Level
Input Current
VCC Max
VI 2.7V
Data 20
A Clock 20
Clear 40
Preset 40
I IL
LOW Level
Input Current
VCC Max
VI 0.4V
Data 0.4
mA Clock 0.4
Preset 0.8
Clear 0.8
I OS
Short Circuit Output Current VCC Max (Note 8) 20 100 mA
I CC
Supply Current VCC Max (Note 9) 4 8 mA
Note 7: All typicals are at VCC 5V, TA 25 C.
Note 8: Not more than one output should be shorted at a time, and the duration should not exceed one second. For devices, with feedback from the outputs,
where shorting the outputs to ground may cause the outputs to change logic state an equivalent test may be performed where VO 2.125V with the minimum
and maximum limits reduced by one half from their stated values. This is very useful when using automatic test equipment.
Note 9: With all outputs OPEN, I is measured with CLOCK grounded after setting the Q and Q outputs HIGH in turn. CC
Switching Characteristics
at VCC 5V and TA 25 C
Symbol Parameter
From (Input)
To (Output)
RL 2 k
Units CL 15 pF CL 50 pF
Min Max Min Max
f MAX
Maximum Clock Frequency 25 20 MHz
t PLH
Propagation Delay Time
LOW-to-HIGH Level Output Clock to Q or Q 25 35 ns
t PHL
Propagation Delay Time
HIGH-to-LOW Level Output Clock to Q or Q 30 35 ns
t PLH
Propagation Delay Time
LOW-to-HIGH Level Output Preset to Q 25 35 ns
t PHL
Propagation Delay Time
HIGH-to-LOW Level Output Preset to Q 30 35 ns
t PLH
Propagation Delay Time
LOW-to-HIGH Level Output Clear to Q 25 35 ns
t PHL
Propagation Delay Time
HIGH-to-LOW Level Output Clear to Q 30 35 ns
Physical Dimensions inches (millimeters) unless otherwise noted
14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150 Narrow
Package Number M14A
Physical Dimensions inches (millimeters) unless otherwise noted (Continued)
14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
Package Number M14D
14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide
Package
Number
N14A
Augosto1986
Revisado en marzo del 2000
DM74LS74A
Flip-Flops tipo D positivo-Borde-Accionados con las salidas
preestableci,claras y complementarias
Descripcion General
Este dispositivo contiene dos positives independientes disparados por el borde del Flip-Flops tipo D con salidas complementarias. La información
sobre la entrada D es aceptada por el flip-flop en el flanco positivo que va del pulso de reloj. La activación se produce a un nivel de tensión que no está
directamente relacionada con el tiempo de transición del borde ascendente del reloj. Los datos sobre la entrada D se puede cambiar mientras el reloj
está baja o alta sin afectar a las salidas, siempre y cuando los datos de tiempos de establecimiento y retención no se violen. Un nivel lógico bajo en las entradas predefinidas activa o desactiva las salidas independientemente de los niveles lógicos de las otras entradas.
Ordering Code:
Order Number Package Number Package Description
DM74LS74AM M14A 14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-120, 0.150 Narrow
DM74LS85ASJ M14D 14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
DM74LS74AN N14A 14-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide
Los dispositivos están también disponibles en cinta y carrete. Especifique añadiendo el sufijo;la letra "X" para el código de pedido
Tabla de Funciones
X Logico Bajo o de alto nivel
L Nivel logico bajo
H=Nivel Logico alto
Transicion pendiente positiva
Q0 El nivel logico de la salida de Q fueron establecidos antes que las condiciones de
entrada.
Nota 1: Esta configuración no es estable, es decir, no se mantendrán cunado
cualquiera de las entradas regresan a su nivel inactivo (ALTO)
Entradas Salidas
PR CLR CLK D Q Q
L
H
L
H
H
H
H
L
L
H
H
H
X
X
X
L
X
X
X
H
L
X
H L
L H
H (Nota 1) H (Nota 1)
H L
L H
Q Q 0 0
Valores Maximos Absolutos(Nota 2)
Nota 2: Los “Valores maximos absolutos” son los valores mas alla del cual
Tension de alimentacion 7V no puede garantizarse la seguridad del dispositivo. El dispositivo no debe ser
Operado a estos limites. Los parametros definidos en la electricidad. Voltaje de entrada 7V
Tablas de caracteristicas no estan garantizadas en los valores maximos absolutos
Operación de aire libre rango de temperatura 0 C to 70 C Lla table de “condiciones de utilizacion recomendado definira las condiciones”
Para la operacion del dispositivo real. Temperatura de alamcenamiento 65 C to 150 C
Condiciones de funcionamiento recomendadas
Simbolo Parametro Min Nom Max Unidades
V CC
Tension de alimentacion 4.75 5 5.25 V
V IH
Alto nivel de Voltaje de entrada 2 V
V IL
BAjo nivel de Voltaje de entrada 0.8 V
I OH
Salida de nivel Alto 0.4 mA
I OL
Salida de nivel bajo 8 mA
f CLK
Frecuencia del reloj (Nota 3) 0 25 MHz
f CLK
Frecuencia del reloj (Nota 4) 0 20 MHz
t W
Ancho de pulso
(Nota 3)
Reloj Alto 18
ns Preset Bajo 15
Clear Bajo 15
t W
Ancho de pulso
(Nota 4)
Reloj ALto 25
ns Preset Bajo 20
Clear Bajo 20
t SU
Configuracion de la hora (Nota 3)(Nota 5) 20 ns
t SU
Configuracion de la hora (Nota 4)(Nota 5) 25 ns
t H
Tiempo de espera (Nota 5)(Nota 6) 0 ns
T A
Temperatura de funcionamiento al aire libre 0 70 C
Nota 3: CL 15 pF, RL 2 k , TA 25 C, and VCC 5V.
Nota 4: CL 50 pF, RL 2 k , TA 25 C, and VCC 5V.
Nota 5: El símbolo (↑) indica que el flanco de subida del pulso de reloj se utiliza para la referencia .
Nota 6: TA 25 C y VCC 5V.
Caracteristicas Electricas Rango de temperatura más recomendados de operación al aire libre (a menos que se indique lo contrario)
Simbolo Parametro Condiciones Min Typ
(Note 7) Max Unidades
V I
Voltaje de entrada CLAMP VCC Min, II 18 mA 1.5 V
V OH
Nivel Alto
Voltaje de salida
VCC Min, IOH Max
VIL Max, VIH Min 2.7 3.4 V
V OL
Nivel bajo
Voltaje de salida
VCC Min, IOL Max
VIL Max, VIH Min
0.35 0.5 V
IOL 4 mA, VCC Min 0.25 0.4
I I
Corriente de entrada maxima @
Voltaje de entrada
VCC Max
VI 7V
Data 0.1
mA Clock 0.1
Preset 0.2
Clear 0.2
I IH
Nivel alto
Corriente de entrada
VCC Max
VI 2.7V
Data 20
A Clock 20
Clear 40
Preset 40
I IL
Nivel bajo
Corriente de eentrada
VCC Max
VI 0.4V
Data 0.4
mA Clock 0.4
Preset 0.8
Clear 0.8
I OS
Salida de corriente de
cortocircuito VCC Max (Nota 8) 20 100 mA
I CC
Corriente de suministro VCC Max (Nota 9) 4 8 mA
Nota 7: todos estan en VCC 5V, TA 25 C.
Note 8: No más de una salida debe ser corta en un momento y la duración no debe exceder un segundo. Para dispositivos, con comentarios de las salidas, donde un
cortocircuito en las salidas a tierra puede causar las salidas para cambiar el estado de la lógica una prueba equivalente pueden realizarse donde VO 2.125V con los límites
máximos y mínimos reducido por una media de sus valores establecidos. Esto es muy útil cuando se utiliza equipo de prueba automático.
Note 9: Con todas las salidas abiertas,se mide con el reloj a tierra después de ajuste de la Q y Q salidas alta alternadamente.
Caracteriticas de conmutacion
at VCC 5V and TA 25 C
Simbolo Parametro
De (entrada)
a (salida)
RL 2 k
Unidades CL 15 pF CL 50 pF
Min Max Min Max
f MAX
Frecuencia máxima de reloj 25 20 MHz
t PLH tiempo de Retardo de
propagación salida bajo a alto
nivel
Reloj a Q o Q 25 35 ns
t PHL tiempo de Propagación demora
alto a bajo nivel de salida
Reloj a Q o Q 30 35 ns
t PLH tiempo Retardo de propagación
salida bajo a alto nivel
Preset a Q 25 35 ns
t PHL tiempo de Propagación demora
alto a bajo nivel de salida
Preset a Q 30 35 ns
t PLH tiempo de Retardo de
propagación salida bajo a alto
nivel
Clear a Q 25 35 ns
t PHL demora de Propagación en
tiempo alto a bajo nivel de salida
Clear a Q 30 35 ns
Dimensiones en pulgadas (millimetros) a menos que se especifique lo contario
Circuito integrado de pequeño contorno 14-plomo (SOIC), JEDEC MS-120, 0.150 estrecho paquete número M14A
Dimensiones en Pulgadas (millimetros) a menos que se indique lo contrario (Continua)
14-Plomo pequeño Outline Package (SOP), EIAJ tipo II, 5.3 mm ancho paquete número M14D
Related Documents
