‘Phase Change’ 재료를 이용한 비휘발성 메모리 기술webzine.kps.or.kr/contents/data/webzine/webzine/14762096892.pdf · 은 OUM(Ovonic Unified Memory), STMicroelectronics는

물리학과 첨단기술 September 2005 8

‘Phase Change’ 재료를 이용한

비휘발성 메모리 기술

정병기․강 환․정증

* “상변화재료를 이용한 비휘발성 메모리”를 일컫는 기술용어는 재

통일되어 있지 않으며 개발주체에 따라 각기 다른 용어를 사용하고

있다. 가령, 동 기술의 원천기술을 소유하고 있는 오보닉스와 인텔

은 OUM(Ovonic Unified Memory), STMicroelectronics는 PCM(Phase-Change Memory), 삼성은 PRAM(Phase Change RandomAccess Memory) 등으로 호칭하고 있으며 이에 따라 본 기고문에서

는 보다 일반 인 호칭으로서 ‘상변화메모리’라는 한 용어를 사용하

기로 한다.

저자약력

정병기 박사는 미국 카네기멜론 대학 재료공학과 박사로서(1992), 동

대학 부설 정보저장시스템센터(DSSC) 연구원(1992-94)을 거쳐 현재 한

국과학기술연구원 책임연구원으로 차세대 비휘발성 메모리 사업단의 상

변화메모리 연구 책임자를 맡고 있다. 주관심 분야는 상변화 전기 및 광

메모리이다. ([email protected])

강대환 박사는 서울대학교 재료공학부 박사로서(1997), 하이닉스 반

도체 선임연구원(1997-2002), 서울대학교 신소재공동연구소 연구원

(2002-2004)을 거쳐 현재 한국과학기술연구원 선임연구원으로 재직 중

이다. 주관심 분야는 상변화 전기 메모리, 박막형 투명 태양 전지, 플라

즈마 진단이다.

정증현 박사는 서울대학교 재료공학부 박사로서(2001), 서울대학교

신소재공동연구소 연수연구원(2001-2002), 미국 메사츄세츠 공과대학

(MIT) 기계공학과 Postdoctoral Associate(2003-2004)를 거쳐 현재 한

국과학기술연구원 선임연구원으로 재직 중이다. 주관심 분야는 상변화

전기메모리, micro energy harvesting device, cBN/nanotube 합성 및

응용이다.

머리말

Phase Change (‘상변화’) 메모리* 기술은 1970년도에 256 bit의 Re-programmable Read-Mostly Memory 시제품으로

세상에 처음 모습을 드러낸 후 30여년이 흐른 2002년 인텔

과 오보닉스의 4Mb OUM 시제품 개발[1] 그리고 2004년 삼

성 자의 64Mb PRAM 시제품 개발[2]로 기술개발 실용화

에 있어 최 의 ‘국면변화’를 맞고 있다.[3] 이러한 국면변화의

배경에는 고성능 비휘발성 메모리에 한 량수요가 상되

는 사회, 경제 환경 변화와 함께 기술 으로는 상변화 재료

를 정보 장 재료로 사용한 DVD-RAM 등 디스크 기술의

연구개발 상용화를 통해 이룩된 재료기술, 그리고 재료의

격심한 상변화에 요구되는 기에 지의 공 안정 메

모리 동작을 가능하게 만든 반도체 소자 공정기술의 부

신 발 이 있다.이들 기술 발 에 힘입어 새로운 모습으로 단장한 상변화

메모리는 2006년에는 256Mb PRAM 상용시제품의 출 이

상될 정도로 개발이 빠르게 진행되고 있는 한편, 그 이상의

고집 화에 용할 재료 소자구조에 한 새로운 시도 그

리고 보다 장기 에서 상변화메모리의 미래 응용 역

개척을 한 개념개발 차원의 신메모리 연구도 활발히 진행

되고 있는 상황이다.본 기고문에서는 차세 비휘발성 메모리 최근에 가장

각 을 받고 있는 상변화재료를 사용한 비휘발성 반도체메모

리 기술에 해 기술 배경 주요 연구개발 동향을 정리

하여 소개하고자 한다. 먼 다음 단원에서 상변화메모리의

핵심소재인 상변화재료에 해 개 한 후 ‘상변화메모리 소자’ 단원에서는 재 리 사용되고 있는 소자구조를 로 하여

동작 원리 주요 기술개발과제를 소개하고 당면한 실용화

이후의 고집 화 새로운 응용 역 개척을 한 탐색연구

동향을 마지막 단원에서 소개하기로 한다.

상변화메모리 재료

1. 상변화 / 기 메모리의 원리 개요

의의 상변화 메모리는 DVD-RAM과 같은 메모리

PRAM과 같은 기메모리를 통칭하는 것으로서 이들 메모리

는 동일한 재료의 동일한 상변화 상을 이용하되 상변화를

발생시키고 신호를 검출하는 방법만을 달리한 둥이 기술이

다.[4] 기메모리 소자의 동작 원리는 ‘상변화메모리 소자’ 단원에서 별도로 다시 다루기로 하고, 여기서는 메모리로의

용에 필요한 상변화재료의 요구특성을 기술하기 한 배경을

제공할 목 으로 그림 1의 개략도를 이용하여 양 메모리의

공통 원리를 간략히 소개하고자 한다.


학/ 기 특성 상변화 특성 기타

기록

(리셋)- 흡수

- 항가열

- 정용융온도 (~ 600oC)-냉각시 (> 1 K/ns) 비정질화

-반복기록 가능 (103-106, >1012)재생

(읽기)- 학상수 차

-비 항차-비정질 안정성 (>10yr @85oC)

소거

(셋)- 흡수

- 항가열-고속결정화 (< 100 ns)

표 1. 상변화 광/전기 메모리에서 데이터의 쓰기 및 읽기에 요구되는 특

성들. 전기메모리에 한정된 요구특성은 이탤릭체로 표시하였음.

그림 1. 상변화 광메모리 및 상변화 전기메모리의 구조 및 동작원리를 표

시한 개략도.

참고문헌

[1] S. Lai and T. Lowrey, Technical Digest of International Electron

Device Meetings (2001), p. 36.5.1.

[2] S. H. Lee, Y.N. Hwang, S.Y. Lee, K.C. Ryoo, S.J. Ahn, H.C.

Koo, C.W. Jeong, Y.-T. Kim, G.H. Koh, G.T. Jeong, H.S.

Jeong, and K. Kim, Proc. Symp. on VLSI Tech. (2004), p. 20.

[3] M. Wuttig, Nature Materials 3, 265 (2005).

[4] 이경석, 이택성, 정병기, 물리학과 첨단기술 12(7/8), 2 (2003).

상변화 / 기 메모리는 Te을 포함한 다원소 합 재료를

채용하여 메모리별 요구특성에 따라 가장 효율 으로 의

도 는 기의 흐름을 확보할 수 있도록 구성된 매체

는 소자를 이용하여 데이터 쓰기 읽기 ( 메모리의 경우

기록, 소거, 재생으로, 기메모리의 경우 리셋, 셋, 읽기로

표 ) 동작을 수행한다. 특정 장의 이 펄스가 물

즈로 집속되어 조사되거나 는 기 펄스가 인가되면 그림

1에 각각 선으로 표시한 부 에서 집속된 에 지의 흡

수 는 집속된 류의 주울 발열로 인해 메모리 재료가 가

열되어 온도가 상승하게 된다. 기록/리셋 시에는 비교 크기

가 크고 짧은 펄스를 이용하는데, 펄스의 지속구간에서 결정

질 상태로 된 재료의 온도를 용융 이상으로 가열하여 일정

크기의 용융풀을 형성한 후 펄스의 종료에 따라 이를 속히

냉각시켜 비정질 상을 형성함으로써 데이터를 기록한다. 소거

/셋 시에는 기록/리셋 시보다 크기가 작고 긴 펄스를 이용하

여 재료의 온도를 결정화 온도 이상으로 가열하면 비정질 상

이 결정화되어 기록된 데이터가 소거/셋 된다. 기록/리셋 상

태인 비정질 상태는 반사도가 낮고 기 항이 높은 반면

에, 소거/셋 상태인 결정질 상태는 반사도가 높고 기

항이 낮으므로 이들 각각을 “1” “0” 상태로 기억하는 메모

리 소자의 구성이 가능해진다.

2. 메모리 재료의 요구특성

메모리 재료로 요구되는 특성이란 가장 간단히 표 하면

잘 쓰고, 지우고, 읽을 수 있는 메모리의 구 을 한 재료특

성을 말하며 주요 특성을 주로 정리하면 표 1과 같다.먼 데이터의 쓰기 읽기를 한 기본 , 기 반응특성

을 보면 데이터 쓰기가 가능하기 해서는 각각 흡수에 의한

가열 는 자체 항을 이용한 주울 발열 효과가 커야하며, 읽기

를 해서는 결정질 상태와 비정질 상태 간에 굴 율 소멸계

수와 같은 학상수의 차이 는 기 비 항의 차이가 커야

한다. 유 체 재료는 가시 의 자에 지에 비해 밴드갭이 커

서 흡수가 거의 없고 비 항이 매우 높아 데이터 쓰기에 합

한 가열특성을 얻기가 불가능하여 메모리 재료로 부 합하다. 한 속재료 역시 비정질 결정질 상태 모두에서 주로 자유

자의 기여에 의해 기, 학 물성이 결정되므로 두 상태 간

에 이들 성질의 한 차를 얻기 힘들고 한 지나친 반사

는 낮은 비 항 등으로 데이터 쓰기에 합한 가열특성을 얻

기가 어렵다. 이에 따라 반도체 는 반 속재료 에서 메모리

재료가 선택되어야 함을 알 수 있다.선택의 범 를 조 더 좁히기 해 메모리 재료의 기

상변화특성을 표하는 물성인 용융온도와 결정화온도를 보

기로 하자. 재료의 용융에 소모되는 는 기에 지를 작

게 하기 해서는 용융온도가 가 낮은 것이 좋으나 부

분의 물질에서 결정화 온도가 용융온도의 1/2 ~ 2/3 (온도 기 )에 이르므로 약 100 oC 정도의 온도에서 비정질

상태의 데이터가 반 구 으로 유지되기 해서는 결정화 온

도가 이보다 높아야하고 이에 따라 용융온도가 아무리 낮아

도 300 oC~ 500 oC 이상이 되어야 함을 알 수 있다. 표

인 4A족 반도체인 Si 는 Ge은 강한 공유결합 특성으로 인

해 용융온도 결정화 온도가 높아 데이터 쓰기에 부 합한

온도특성을 가진다. 따라서 이보다 약한 공유결합을 갖는 재

료가 메모리재료로 합할 것임을 유추할 수 있다.

3. 칼코지나이드 재료

반도체 는 반 속원소인 Se, Te은 주기율표 6A (Chalcogen)


그림 2. 고속결정화가 가능한 칼코지나이드 재료의 구성을 위한 재료인자

계통도.

그림 3. GeTe-Sb2Te3 준이원계의 평형상태도[8]와 DSC (시차주사열량계)

로 측정한 결정화온도 및 fcc-hexagonal 상변화 온도.[9]

참고문헌

[5] Stanford R. Ovshinsky, Phys. Rev. Lett. 36,1469 (1976).

[6] M. Kastner, D. Adler and H. Fritzsche, Phys. Rev. Lett. 37, 1504

(1976).

[7] N. Yamada, MRS Bulletin 37, 1504 (1996).

[8] N. Ah. Abrikosov and G. T. Danilova-Dobryakova, Izv. Akad. Auk.

SSSR Neorg. Mater. 1, 204 (1965).

[9] N. Yamada, E. Ohno, K. Nishiuchi, N. Akahira and M. Takao, J.

Appl. Phys. 69, 2849 (1991).

족에 속하는 원소들로서 s2p4의 가 자 배열을 통해 1개의

고립 자 (lone pair electrons) 2개의 홀 자(unpaired electron)를 가지고 있다. 비정질 상태에서 2개의 홀 자

는 각각 인 원자와 공유되어 결합력이 약한 체인을 닮은

(chain-like) 구조를 형성하는데 이러한 이유로 Se, Te은 Si, Ge에 비해 매우 낮은 용융온도 (각각 217 oC 450 oC)를

갖는다. 한편 고립 자 은 주 의 결합 환경, 기, 열, 학

자극에 의해 쉽게 분리됨으로써 비정질 칼코지나이드 재

료가 여러가지 특이물성을 갖는 원인을 제공하는 것으로 알

려져 있다.[5,6] 이와 련하여, 열 여기상태인 용융상태에서

Te은 3배 네트워크 구조를 포함하며 이들이 냉각 그

로 고화되어 비정질 구조 내에 포함되면서 구조가 매우 불안

정하여 상온에서도 결정화가 일어나는 것으로 알려져 있다. Te에 Ge과 같은 4가 원소 는 As, Sb 등과 같은 5가 원소

를 첨가하면 비정질 구조의 안정화와 함께 결정화 온도를 증

가시킬 수 있는데 실제로 앞서 서술한 최 의 상변화메모리

소자에서는 이와 같이 구성된 Te-Ge-Sb-S 합 을 사용하 다.최 의 상변화 재료로부터 1980년 후반에 GeTe과 Sb2Te3

의 이원계 합 들인 Ge2Sb2Te5, Ge1Sb2Te4 등이 메모리

재료로 발굴되기까지 재료개발 연구의 최 과제는 바로 결정

화 속도를 증가시켜 소거시간이 짧은 재료를 개발하는 것이

었다. 결정화 속도를 증가시키는데 여하는 재료인자[7]를 계

통별로 정리하여 그림 2에 표시하 다. 이에 따르면 입방정계

의 단일 결정상을 가질 수 있는 Te계 화학양론 화합물들이

고속결정화 특성을 가질 수 있는데 그 표 인 가 바로

Ge2Sb2Te5이다.

4. Ge2Sb2Te5 화합물 합

(1) 상변화 결정구조 특성

그림 3에 GeTe-Sb2Te3 이원계 평형상태도[8]와 함께 조

성에 따른 결정화 온도[9](시차주사열량계(DSC)로 승온속도

10 oC/min에서 측정)를 도시하 다. GeTe-Sb2Te3 이원계에

속하는 조성을 갖는 Ge-Sb-Te 비정질 재료의 승온에 따른

상변화 과정은 먼 안정 결정상인 fcc (면심입방)상으로 결정

화하고 온도가 상승함에 따라 평형안정 결정상인 hexagonal(육방)상으로의 상변화 그리고 용융이 일어나는데, Ge2Sb2Te5의

경우 fcc상으로의 결정화온도는 약 140 oC, hexagonal상으

로의 상변화온도는 약 230 oC 그리고 용융온도는 630 oC임을

볼 수 있다.Ge2Sb2Te5의 안정 fcc 결정상 평형 안정 hexagonal

결정상에 해 각각 최 조 면에서의 원자 층 구조를 그

림 4에 도시하 다. fcc 안정상의 경우 fcc에서의 층순서

(ABCABC...)에 따라 Te과 그 밖의 원자가 교번으로 층된

(111) 원자면 6개가 하나의 공간주기를 이루나 hexagonal 상의 경우 9개의 층면이 fcc에서의 층순서에 따라

Te-Sb-Te-Ge-Te-Te-Ge-Te-Sb-Te의 순서로 층되어 하나의

공간주기를 이루는 것을 볼 수 있다. 9개의 원자면에 걸쳐 조

성 으로 올바른 순서로 층이 되기 해서는 상 으로

원자의 확산에 긴 시간이 소요되며 이러한 이유로 짧은 이


(a) (b)

그림 5. (a) Ge2Sb2Te5 준안정 fcc 결정상의 NaCl 결정구조 (b) 원자공공

함유에 따른 격자변형을 고려한 (001)면의 원자배열모델.[10]

그림 6. Ge2Sb2Te5 박막의 비정질, fcc 및 hexagonal 결정상의 광자에너

지에 따른 흡수계수.[11]

참고문헌

[10] A. V. Kolobov, P. Fons, A. I. Frenkel, A. L. Ankudinov, J. Tominaga

and T. Uruga, Nature Materials 3, 703 (2004).

[11] B. Lee, J. R. Abelson, S. G. Bishop, D. -H. Kang, B. Cheong

and K. -B. Kim, J. Appl. Phys. 97, 1 (2005).

[12] A. Pirovano, A. L. Lacaita, A. Benvenuti, F. Pellizzer, and R.

Bez, IEEE Trans. Elec. Dev. 51, 452 (2004).

Te

Ge(Sb)

Ge

Sb

(a) (b)

그림 4. (a) Ge2Sb2Te5의 준안정 fcc 결정상과 (b) 평형안정 hexagonal

결정상의 최대 조밀면에서의 원자적층구조.[9]

그림 7. Ge2Sb2Te5 박막의 비정질, fcc 및 hexagonal 결정상의 온도에 따

른 전기전도도.[11]

펄스 는 기펄스를 이용한 결정화가 수반되는 / 기

메모리 동작조건하에서는 평형상인 hexagonal 신 안정

상인 fcc만이 찰된다.Ge2Sb2Te5의 안정 결정상태 비정질 상태에 한 구

조 분석에 따르면,[7,10] 안정 결정질상태는 그림 5(a)에 나타

낸 바와 같이 두 개의 fcc 부격자(sublattice) 하나의 부격

자는 Te 원자가, 그리고 다른 하나의 부격자는 Ge, Sb 원자

원자공공(vacancy)이 유하는 NaCl 결정구조를 가지는

데, 원자공공 주 로 격자변형이 발생하여 실제로는 그림

5(b)에 나타낸 바와 같이 Ge-Te Sb-Te 결합 일부는

길이가 축소되고 일부는 결합 길이가 신장되어 있다. 자의

결합을 포함하는 굵은 선으로 표시된 원자 블록은 비정질상

과 결정상간의 가역 상변화 에도 결합상태를 체로 유

지하기 때문에 그외 원자의 국부 인 움직임만으로 고속 상

변화가 가능하다는 것이 제안되었다.(2) 학, 기 특성

비정질, 안정 fcc 결정 평형 hexagonal 결정상의

표 인 학, 기 특성에 한 최근의 연구결과를 그림 6 7에 나타내었다.그림 6에서 보면 fcc와 hexagonal 결정상간의 흡수계수에

거의 차이가 없는 반면 비정질 상보다는 하게 높아 결정

화에 따라 밴드갭 에 지가 장 장 쪽으로 이동함을 알 수

있는데 밴드갭 에 지에 한 자에 지의 상 크기와

흡수된 자에 지 간의 지수함수 계를 이용한 분석을


Distance

0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4

Norm

alized Temp 0.0

0.2

0.4

0.6

0.8

1.0

1. 리셋전류 저감Tm, σ, κ 감소

2. 열간섭 저감Tx 증가

Tm

Tm-

Tx+Tx

Distance

Norm

aliz

ed T

em

p

그림 8. 리셋전류 및 열간섭 저감을 위한 재료개발의 기본방향에 대한 개

념도.[14] 용융온도를 낮춤으로써 동일한 크기의 용융풀을 얻기 위한 온도

를 낮출 수 있고(실선에서 점선으로) 열간섭의 범위를 줄일 수 있다. Tm,

Tx, σ 그리고 κ는 각각 용융온도, 결정화 온도, 전기전도도 및 열전도도를

표시.

참고문헌

[13] S. J. Ahn, Y.J. Song, C.W. Jeong, J.H. Shin, Y. Fai, Y.N.

Hwang, S.H. Lee, K.C. Ryoo, S.Y. Lee, J.H. Park, H. Horii,

Y.H. Ha, J.H. Yi, B.J. Kuh, G.H. Koh, G.T. Jeong, H.S. Jeong,

and K. Kim, Technical Digest of International Electron Device

Meetings (2004), p. 907.

[14] 산업자원부 차세대 비휘발성 메모리 개발 사업 1차년도 총괄 workshop

발표자료집, p. 8.

[15] K. Nakayama, K. Kojima, Y. Imai, T. Kasai, S. Fukushima, A.

Kitagawa, M. Kumeda, Y. Kakimoto and M. Suzuki, Jpn. J.

Appl. Phys. 42, 404 (2003).

[16] Part IV: Random Access Memories in Nanoelectronics and

Information Technology, Edited by R. Waser (Wiley-VCH, Weinheim,

Germany, 2003), p. 534.

통해 비정질, fcc hexagonal 각 상의 밴드갭 에 지가 각

각 0.7 eV, 0.5 eV 0.5 eV인 것으로 보고되었다.[11,12] 그림 7은 Ge2Sb2Te5 박막에 해 보고된 기 도도의 측정결

과를 정리한 것으로서 기 도도의 온도의존성으로부터 비

정질과 fcc상이 반도체의 특성을 보이는 반면 hexagonal 결정상은 속에 가까운 특성을 보이고 있음을 알 수 있다.

5. 고집 상변화메모리용 재료개발

다음 단원에서 다시 언 하겠지만 상변화메모리의 고집

화가 당면한 최 의 난제는 재료의 용융을 수반하는 리셋동

작에 필요한 류를 감소시키는 일이다. 이미 삼성의 64Mb PRAM시제품에서는 Ge2Sb2Te5에 질소를 첨가, 비 항 값을

높 주울 발열효과를 증[13]

함으로써 이러한 문제에 처하

고 있으며 향후 지속 으로 재료개발의 주요 이슈가 될 것으

로 상된다. 한편, 인텔에 따르면 설계룰이 65 nm를 넘어

45 nm에 이르면 셀간 열간섭의 감을 해 신재료 도입이

한 필요할 것으로 측되고 있다. 그림 8에 표시한 바와 같

이 상기의 두 가지 기술과제를 동시에 해결할 수 있는 재료

개발의 기본 인 방향은 Ge2Sb2Te5 재료에 비해 용융온도를

낮추고 결정화온도를 높이는 것이다.[14]

그러나 용융온도의 감만으로는 리셋 류를 효과 으로

감하기 어려운데, 이는 를 들어 약 50% 정도 낮은 리셋

류를 구 하기 해 용융온도가 Ge2Sb2Te5에 비해 반 정

도(450 K)로 낮은 재료를 사용하는 경우 비정질상의 안정성

에 심각한 문제가 생기기 때문이다. 따라서 용융온도를 낮추

고 결정화온도를 증가시키면서도 기 도도 열 도도의

감소를 통해 재료의 발열 는 방열 특성을 개선함으로써 리

셋 류 셀간 열 간섭을 감소시킬 수 있는 책이 필요하

다. 일본의 가나자와 학 연구 에서는 융 상변화재료

연구를 진행해오고 있으나 특히 셋 동작시 고속특성을 확보

하는데 문제가 있는 것으로 보이며[15] 재 국내에서는 자

들의 연구 이 고속의 데이터 쓰기가 가능한 융 신재료

개발 연구를 산업자원부 차세 비휘발성 메모리개발 사업으

로 수행하고 있다.[14]

상변화메모리 소자

1. 상변화메모리 소자 구조

그림 9의 2차원 회로 개요도를 통해 상변화메모리 소자의

구성을 살펴보면, 다른 RAM 소자들과 마찬가지로 선택 이

면서도 임의 근(random access)이 가능한 n×m 2차원 활

성행렬(active matrix)을 갖는 셀 어 이와 주변회로로 이루

어짐을 알 수 있다.[16] 셀 어 이에는 선택 데이터 입출력

을 한 n개의 워드라인과 m개의 비트라인이 서로 수직으로

교차하고 있으며 모든 교차 에는 한 개의 트랜지스터와 한

개의 상변화 가변 항이 각각 연결되어 있다 (일 쇄선 사각

형으로 표시 ). 단 메모리 셀이라 부르는 이 조합이 데이

터 장의 기본 비트(bit)가 된다. 따라서 n×m 셀 어 이는

n×m 개의 메모리 비트를 가지게 되며, 이는 곧 메모리 소자

의 집 용량을 결정한다.한편 주변회로는 셀 어 이의 가장자리에 치하면서 데

이터 입출력에 필요한 압 혹은 류를 공 하는 회로들로

구성되는데, 데이터 쓰기에 필요한 류 펄스 생성 회로를

제외하면 다른 RAM 소자들의 그것들과 기본 구성이 동일

하다. 그림 9에는 여러 주변회로들 에서 데이터 쓰기와

읽기 동작에 필요한 비트라인 련 회로만이 간략히 나타나

있다.


0 1 2 3 4 5 6

0.000

0.001

0.002

0.003

0.004

0.005

Cur

rent

(A)

Voltage (V)

crystalline amorphous

그림 11. TiN/GeSb2Te4/TiN 구조에서의 GeSb2Te4 결정상태에 따른 전압-

전류 특성.[18]

그림 10. (a) 64 Mb PRAM 소자의 단위 메모리 셀 단면 및 (b) 상변화

가변저항 영역의 확대 투과 전자 현미경 사진.[17]

참고문헌

[17] F. Yeung, S.J. Ahn, Y.N. Hwang, C.W. Jeong, Y.J. Song, S.Y.

Lee, S.H. Lee, K.C. Ryoo, J.H. Park, J.M. Shin, E.Y. Lee, W.C.

Jeong, Y.T. Kim, K.H. Koh, G.T. Jeong, and K.N. Kim, Ext.

Abst. of the 2004 Int. Conf. on Solid State Devices and

Materials (2004), p. 246.

[18] D.-H. Kang, D.-H. Ahn, M.-H. Kwon, H.-S. Kwon, K.-B. Kim,

K.S. Lee, and B. Cheong., Jpn. J. Appl. Phys. 43, 5243

(2004).

그림 9. 상변화메모리 소자의 기본 구성 회로도.[16]

상기 기 회로 성분들을 박막 증착, 리소그라피, 식각, 패키징 등 반도체 제조 공정을 통해서 단결정 실리콘 기 에

3차원 으로 구 한 것이 상변화메모리 소자인데, 그 구조 이

해의 핵심은 앞서 언 한 단 메모리 셀에 있다. 그림 10(a)는 삼성 자가 2004년 발표한 0.18 μm 디자인 룰을 갖는

64Mb PRAM 소자의 단 메모리 셀 단면 체를, 그림

10(b)는 상변화 가변 항 역만을 확 한 투과 자 미경 사

진이다.[17]

트랜지스터를 통해서 공 된 펄스 형태의 류는 50 - 100 nm 정도의 직경을 갖는 좁은 통로(TiN 재료로 채워진

BEC 하부 극콘텍)를 경유하여 Ge2Sb2Te5 조성의 상변화 재

료로 달된다. 이때 하부 극 재료와 상변화 재료를 문자

T자 모양으로 제작하여 두 재료사이의 합 부 에서 최

주울열 발생을 유도함으로써 가변 항 역의 크기를 최소

화하고 있다. 그림 10(b)에 로그래 역(programmed region)으로 표기된 부분이 가변 항 역으로서 장되는 데

이터 종류에 따라 상변화 재료의 비정질상 (리셋 상태 ‘1’)과

결정질상 (셋 상태 ‘0’)이 형성되는 곳이다. 이 구조는 낮은

소비 력과 신뢰성 있는 동작을 해 2001년 인텔-오보닉스

에 의해 제안된 것[1]으로, 재 력 고신뢰성 상변화메

모리 소자 개발을 해 고안되고 있는 다양한 메모리 셀 구

조들의 원형이 되고 있다.

2. 상변화메모리 소자 동작 원리

상변화메모리 소자의 데이터 쓰기 읽기 동작 원리에

한 이해를 돕기 해서 비정질 결정질 상변화 재료가 갖

는 압- 류 특성 곡선과 임계 스 칭(Threshold Switching) 상에 한 설명을 먼 하고자 한다.

(1) 상변화재료의 압- 류 특성곡선과 임계 스 칭 상

그림 11에 나타낸 바와 같이, 상변화메모리에 사용되는

Ge-Sb-Te 계열의 상변화 재료는 고체 상태의 결정성에 따라

확연히 구분되는 압- 류 특성 곡선을 갖는다. 먼 , 결정

질 상은 선형 혹은 선형 인 단조 증가 압- 류 특성을

갖는다. 이에 반해서 비정질 상은 압 혹은 류의 크기에

따라 다른 특성을 갖는다. 즉, 낮은 크기의 압 하에서

는 큰 비정질 항으로 인해 작은 류만이 흐르다가 특정


(a) (b) (c)그림 13. (a) 결정질 상 특성 곡선 상에서의 리셋 전류 범위 (b) 리셋 전

류 펄스 형태와 상변화 영역의 예측 온도 분포 (c) 리셋 전류 크기에 따른

상변화메모리 소자의 저항 변화 예.[19]

Voltage

Current

Joule heating to Tx

Voltage

Current

Joule heating to Tx

(a) (b) (c)그림 12. (a) 비정질 상 특성 곡선 상에서의 셋 전류 범위 (b) 셋 전류 펄

스 형태와 상변화 영역의 예측 온도 분포 (c) 셋 전류 크기에 따른 상변화

메모리 소자의 저항 변화 예.[19]

참고문헌

[19] Technology: Ovonic Unified Memory (released from 1999 by

Ovonic Inc., http://www.ovonyx.com/).

압(임계 압, Threshold Voltage) 이상에서는 격히

항이 작아지면서 큰 류가 흐르는 임계 스 칭 상을 보인

다. 이와 같은 임계 스 칭 상은 정성 으로 압 상승에 따

라 하 운반체인 자 공공들의 생성률이 비정질 상 내

부의 하 트랩들에 의해 그것들이 포획되는 소멸율보다 커

지게 됨으로써 발생하는 것으로 (즉 낮은 압에서는 하 운

반체의 생성률이 하 트랩에 의한 소멸율보다 작아 부분

포획되므로 기 도에 참여할 수 없지만, 임계 압 이상에

서는 여러 강화 기구에 의해 하 운반체 생성률이 상승하고

비정질상 내부에 낮은 항을 갖는 통로가 형성되어 기

도도가 증가한다.[12]) 이해되고 있긴 하나, 하 운반체 강화

기구 규명, 열 강화 효과 등에 한 좀 더 정량 인 연구가

필요하다.임계 스 칭 상이 상변화메모리 소자 동작에서 갖는

요성은 비정질 상의 결정화에 필요한 온도에 도달하게 하는

주울열 발생을 비교 낮은 소비 력에서 가능하게 한다는

데 있다. 만약 스 칭 상이 일어나지 않는다면 필요한 주울

열 발생을 한 류를 얻기 해서는 항이 높기 때문에

압을 높여야 하는데 이는 소비 력 측면에서 불리하기 때

문이다. 따라서 고신뢰성을 겸비한 력 소자 동작을 해

서는 데이터 읽기 동작에 향을 받지 않을 정도로 낮으면서

매번 셋 동작 (‘0’ 쓰기)마다 일정한 임계 압을 제공할 가능

성이 큰 상변화 재료의 개발이 필수 이다.

(2) 쓰기 동작

① ‘0’ 쓰기 - 셋 동작

그림 12(a)에 나타낸 비정질 상의 개략 압- 류 곡선

에서 임계 스 칭 이후에는 낮은 압에서도 큰 류가 흐르

는 역 (빗 친 역)에 도달한다. 이 역에서는 주울열

발생이 진되므로 상변화 재료가 가열되기 시작하는데, 결정화 온도 이상이 되면 비정질 상이 결정화되기 시작한다. Ge-Sb-Te 계열 상변화 재료는 수백 ns 이하의 짧은 시간

에 결정화가 가능하므로 실제 ‘0’ 쓰기 셋 동작에서는 그림

12(b)에서 보는 것처럼 100 ns 정도의 폭과 미리 결정된 크

기의 류 펄스 (셋 펄스)를 가해서 고 항의 비정질 상 (리셋 상태)을 항의 결정질 상(셋 상태)으로 이시킨다. 이 셋 펄스의 크기는 그림 12(c)에 나타낸 류- 항 곡선

에서 상변화메모리 소자 항의 크기가 격히 낮아진 지

으로부터 결정할 수 있다.상기 원리를 바탕으로, 그림 9의 셀 어 이 상에서 ‘1’을

장하고 있는 특정 메모리 셀(일 쇄선 표시)에 ‘0’을 쓰기

해서는 먼 W-1 워드라인에 압을 가해 트랜지스터를 켠

다음 B-3 비트라인을 통해서 이미 결정된 셋 류 펄스를 상

변화 가변 항에 가하게 되면 고 항의 비정질 상이 항

의 결정질 상으로 이하면서 ‘0’ 데이터가 기록되는 것이다.

② ‘1’ 쓰기 - 리셋 동작

고 항의 ‘1’ 리셋 상태로 만들기 해서는 상변화 재료를

액상으로 만든 다음 속 냉각을 시켜 비정질 상으로 만들어

야 한다. 이를 해서는 그림 13(a)에 개략한 것처럼 충분히

큰 류로 가열하여 상변화 재료의 온도가 용융 이상이 되

도록 해야 한다. 이때 그림 13(b)와 같이 류 펄스의 폭은

50 ns 정도로 짧게 하여 상변화 재료 주변의 온도 상승을 최

소화함으로써 펄스 종료 이후에 용융된 상변화 재료가 냉각

시에 재결정화 되지 않고 속 냉각에 의해 비정질 상이 형

성되도록 한다.앞선 셋 동작과 마찬가지로, 리셋 동작에 필요한 류 펄

스의 크기는 그림 13(c)에 화살표로 표시한 것처럼 류- 항

곡선 상의 항 변화로부터 결정할 수 있고 셀 어 이 상에

서 특정 셀에 한 쓰기 동작 한 류 펄스의 폭과 크기만

다를 뿐 셋 동작과 동일하다.


Time

Current/voltage & Temp.

Tx

Vreador Iread

Tm

Vth

Time

Current/voltage & Temp.

Tx

Vreador Iread

Tm

Vth

(a) (b) (c)그림 14. (a) 특성 곡선 상에서의 읽기 동작 전압 범위 (b) 읽기 동작

전압 펄스 형태와 상변화 영역의 예측 온도 분포 (c) 비파괴 읽기 동작

의 예.[13]

그림 15. 메모리 셀 데이터의 종류에 따른 트랜지스터가 켜지면서 비트라

인 전압의 변화.[16]

참고문헌

[20] F. Pellizzer, A. Pirovano, F. Ottogalli, M. Magistretti, M.

Scaravaggi, P. Zuliani, M. Tosi, A. Benvenuti, P. Besana, S.

Cadeo, T. Marangon, R. Morandi, R. Piva, A. Spandre, R.

Zonca, A. Modelli, E. Varesi, T. Lowrey, A. Lacaita, G.

Casagrande, P. Cappelletti, and R. Bez., Proc. Symp. on VLSI

Tech. (2004), p. 18.

(3) 읽기 동작

그림 14 (a)와 (b)에 표시한 것처럼 셋 혹은 리셋 동작이나

임계 스 칭이 일어나는 역보다 낮은 범 내에서 류 혹

은 압을 가하게 되면 상변화 재료의 상태에 향을 주지

않으면서 상변화메모리 소자의 항을 측정할 수 있다. 다시

말해서 데이터를 괴하지 않고(non-destructive), 셋과 리셋

두 상태에서의 서로 다른 항을 측정함으로써 장되어 있

는 데이터를 읽는 것이다. 그림 14(c)는 이와 같은 방법으로

109번 이상 읽기 동작에서도 기록된 데이터가 향을 받지

않는다는 것을 실험 으로 잘 보여주고 있다.상기와 같은 원리를 바탕으로 그림 9의 특정 메모리 셀의

데이터를 읽어 보자. W-1 워드라인으로 선택된 트랜지스터를

켜면, 미리 지정되어 있던(precharged) B-3 비트라인의 압

은 병렬 항 (상변화 가변 항) 성분이 추가되므로 그림 15와 같이 감소하기 시작한다. 상변화 재료의 항이 작을수록

그 감소 폭이 커진다. 이와 같은 비트라인 압 감소를 ‘1’ 고항일 때와 ‘0’ 항일 때의 간값으로 미리 정한 표

압과의 차이 (△V=VREF-VBL)로 주변회로에서 감지하면 서로

다른 부호로서 장된 데이터를 식별할 수 있는 것이다. 주변

회로에서 감지할 정도로 △V가 충분히 커야 함은 물론이고

신뢰성 있는 읽기동작을 해서는 ‘1’과 ‘0’ 쓰기 동작에서 균

일한 항값을 갖는 것이 요하다.

3. 상변화메모리 소자 기술 개발 동향

2001년 인텔-오보닉스가 4Mb OUM 시제품을 발표한 이

후,[1] 삼성 자, STMicroelectronics, 히타치, 엘피다 등 국내

외 유수 반도체 소자 업체들이 기존의 래쉬 메모리 혹은

DRAM 소자를 체할 목 으로 상용화 개발에 몰두하고 있

다. 특히, 2004년 VLSI 심포지엄에서 STMicroelectronics와

삼성 자는 8Mb PCM 시제품 64Mb PRAM 시제품 발표

를 통해 고집 화의 가능성을 제시함으로써[2,20] 상용화에 근

한 차세 비휘발성 메모리 후보들 (FeRAM, MRAM, 상변

화메모리, NFGM 등) 에서 가장 유력한 주자로 부상시켰다.

그럼에도 불구하고, 상변화메모리 소자의 상품화를 해서

는 해결해야 할 과제들이 많이 쌓여있는데, 그 핵심은

은 비용으로 래쉬 혹은 DRAM에 상응하는 메모리 집 도

를 갖게 하는 것이다. 재 가장 활발히 진행되고 있는 이러

한 고집 화 세부 기술 내용에 해서는 본 자들의 다른

논문[21]에 이미 소개된 바 있으므로, 여기에서는 재 개발된

상변화메모리 소자들이 갖는 고집 화에 따른 문제 과 이의

해결방향에 해서만 간략히 소개하고자 한다.

(1) 고집 화에 따른 문제

상변화메모리 소자의 고집 화에 가장 큰 걸림돌은 단

셀이 차지하는 면 (셀 크기)이 무 크다는 것이다. 를 들

면 그림 10(a)에 소개한 삼성 자의 64Mb PRAM 소자에서

셀 면 은 20F2로 (여기서 F는 최소 디자인 룰을 말하는 것

으로, 용된 리소그라피 기술로 구 할 수 있는 최소 크기를

말한다), 동일한 기술을 용하여 만든 DRAM 셀 면 (8F2) 혹은 NAND 래쉬 셀 면 (4F2)보다 2.5 - 5배 정도로 크

다. 이 게 PRAM 소자의 셀 면 이 큰 이유는 Ge2Sb2Te5 상변화 재료를 고 항의 비정질 상으로 만드는데, 셀 당 0.5 - 1 mA의 많은 양의 류(리셋 류)를 필요로 하고 이를

해서는 셀 선택 트랜지스터 게이트의 폭이 충분히 길어야 하

기 때문이다. 그 외의 문제 으로 고집 화에 따른 인 셀

간 열 간섭 문제, 비정질상의 불안정성 그리고 상변화 재료의

기 물성 이해의 부족에 기인하는 집 공정 회로 설계


그림 16. 저전력화 기술 분류 도식도.

참고문헌

[21] 강대환, 정증현, 정병기, 대한전자공학회지 32(2), 155 (2005).

[22] S.L. Cho, J.H. Yi, Y.H. Ha, B.J. Kuh, C.M. Lee, J.H. Park,

S.D. Nam, H. Horii, B.O. Cho, K.C. Ryoo, S.O. Park, H.S.

Kim, U-I. Chung, J.T. Moon and B.I. Ryu, Proc. Symp. on VLSI

Tech. (2005).

[23] Martijn H.R. Lankhorst, Bas W.S.M.M. Ketelaars and R.A.M.

Wolters, Nature Materials 4, 347 (2005).

[24] P. Haring Bolivar, F. Merget, D.-H. Kim, B. Hadam, and H. Kurz,

EPCOS 2004 (www.epcos.org/pdf_2004/19paper_haring bolivar.pdf).

최 화의 어려움 등을 들 수 있으나, 시장을 선 하려는 반도

체 소자 업체들이 련 자료 공개를 꺼리는 상황에서 그 세

부 내용을 악하기 힘들다. 다음 에서는 고집 화를 한

핵심과제이면서 비교 기술 내용이 공개되어 있는 력화

를 한 기술 개발 동향만을 간단히 소개한다.

(2) 력화 기술 개발 동향

상변화메모리 소자의 셀 면 을 감소시키기 한 하나의

방법으로 류 공 능력이 뛰어난 트랜지스터를 개발하여

게이트 폭을 이는 것을 생각할 수 있다. 하지만 이 방법은

최고 성능의 트랜지스터를 사용한다 하더라도, 당분간은 DRAM에 상응하는 8F2 메모리 셀 면 상에서 Ge2Sb2Te5를 리셋 시

키기에는 부족하다.[21] 따라서 최근의 연구 방향은 주로 상변

화 가변 항 역에서 새로운 상변화 재료, 극 재료 혹은

새로운 셀 구조 설계 등으로 력화를 먼 달성하고, 이를

통한 셀 면 감소 고집 화를 시도하는 것이다. 그림 16은 재까지 개발되거나 진행 인 력화 기술들을 메모

리 요소 각 기능 역별로 크게 세 가지로 분류한 것이다.개념 으로 각 기술들을 설명하면, 먼 상변화 역 감소

기술은 비정질과 결정질간의 상변화가 일어나는 역의 크기

를 작게 만듦으로써 동일한 류 도를 유지하면서도 요구

되는 리셋 류의 크기는 감소시키는 것이다. 그리고 력용

상변화 재료 열효율 강화용 극 기술은 주울 발열체에

해당하는 상변화 재료, 극 그리고 연 재료들의 조성

구조 설계를 통해 열 발생 방열 특성을 최 화하고 이

를 통해 력화를 도모코자 하는 것들이다.

상변화메모리의 안 미래기술

재 삼성 자를 필두로 상용화 수 에서 연구개발이 진행

되고 있는 상변화메모리는 재료 인 측면에서는 가장 표

인 Ge2Sb2Te5를, 소자 구조 인 측면에서는 그림 10에서 나

타낸 바와 같이 하부 극과 상부 극 사이에 상변화재료를

치시킨 T자 수직형구조를, 동작원리 측면에서는 셀선택을

한 1개의 트랜지스터(T)와 기록을 한 상변화 항체(R)를

갖는 통 인 1T/1R 셀구조를 이용하고 있다. 이 단원에

서 설명한 바와 같이 고집 상변화메모리 개발을 해 뛰어

넘어야 할 많은 기술 난제들이 남아 있기 때문에, 재의

상용화 연구 외에 새로운 소자구조의 설계, 나노공정의 도입, 신개념 동작 소자, multi-bit 신호 구 응용과 련한 새

로운 시도들이 진행되고 있다.

1. 류 동작을 한 수평형(lateral type) 선(line) 소자

기존의 수직형 셀구조(그림 10(a))에서는 채택된 반도체공

정의 한계로 극의 면 을 최소화하는데 일정정도 한계

가 있을 뿐만 아니라, 류의 집속이 가장 커서 주울발열이

가장 많은 하부 극 부근은 극의 높은 열 도도 때문에 오

히려 방열이 잘 되어 열효율이 떨어진다. 이와 같은 열효율은

극의 크기가 작아질수록 더욱 낮아지기 때문에 그만큼

극감소에 의한 류 감효과를 상쇄하게 된다. 이러한 단

을 보완하기 해 수직형 셀구조에서도 극층 개질, 극구

조 변경 등 몇 가지 의미 있는 시도들이 진행되고 있는 반

면,[18,22] 아헨공 필립스 연구소에서는 셀구조를 수평형

(lateral type)으로 제작함으로써 동작특성의 더 큰 개선이 가

능한 것으로 발표하 다.[23,24]

그림 17과 같이 상변화 재료 층 내에 수평방향의 선 구조

를 도입하여 류 도를 선 역에 최 화함으로써 두 가지

목표를 달성할 수 있다. 첫 번째로는 반도체 공정의 최소한계

와 상 없이 상변화 재료 층의 두께(t)를 작게 조 함으로써

상변화 역을 크게 일 수 있다. 반도체 설계룰에 따른 최


그림 17. 수평 선형 메모리개념 평가를 위한 상변화메모리 셀.[23]

참고문헌

[25] G. Wicker, SPIE 3891 (1999), p. 2.

[26] Y.H. Ha, J.H. Yi, H. Horii, J.H. Park, S.H. Joo, S.O. Park, U-In

Chung, and J.T. Moon, VLSI Technology Symposium (2003), p.

175.

[27] H. Tanak, T. Nishihara, T. Ohtsuka, K. Morimoto, N. Yamada,

and K. Morita, Jpn. J. Appl. Phys. 41, 1443 (2002).

소크기를 F라고 했을 때 수직형 구조에 비해 수평형 구조에

서는 상변화 역의 크기를 단면기 으로 t/F로 일 수 있

다. 둘째로는 주울열이 선 역 내에 국한되어 상변화가 선

역에서 일어나므로 극과의 직 에 의한 열방출 효

과를 차단할 수 있다. 따라서, 의 개념을 통해 리셋동작에

소모되는 류의 양을 발표논문에 따라 다소 차이는 있으나 수

직형에 비해 1/2에서 1/10까지 일 수 있는 것으로 보고되고

있다.[23,24]

사실 이와 같은 수평방향 소자개념은 구조 차이가 다소

있기는 하지만, 1999년도에 오보닉스에서 최 로 제안하고[25]

2003년도에 삼성 자(SEC)에서 구 한 바 있다.[26] 상변화

역을 최소화하기 해 상변화 재료가 하고 있는 하부

극의 두께단면으로 류를 집속시킴으로써 극재료의 두

께 조 을 통해 상변화 역을 감소시키는 방식이다. 상변화

층의 두께가 아니라 극재료의 두께 감소를 통해 상변화

역을 제어한다는 을 빼면 앞서 설명한 아헨공 필립스

방식과 유사하다고 할 수 있으나, 상변화 역이 극 소재

와 직 해 있다는 면에서 열효율을 희생할 수 있다. STMicroelectronics에서는 이와 비슷한 개념을 수직형 셀구조

에도 용하여, 상변화 역의 감소뿐만 아니라 수평형 구조에

서 우려되는 셀크기의 증가 문제를 해소하고자 하 다.[20]

재로서는 수평 선형 소자구조에서 우려되는 은 두가지

정도인 것으로 생각된다. 먼 상변화 역의 감소효과를 극

화하고 단 셀크기를 감소시키기 해서는 그림 17의 오른

쪽 하단의 와 같이 선의 폭과 길이가 반도체공정한계 정도

로 작아야 할 것이다. (그 지 않다면 두께 감소에 의한 상변

화 역 감소 효과가 상쇄될 것이다) 아헨공 필립스에서

는 이를 자빔 리소그래피 공정으로 구 하 으나 상용화를

해서는 반도체 표 공정을 통한 제작이 가능하여야 한다. 다음으로는 필립스의 발표결과에도 나와 있듯이 수평형 소자

는 아직까지 반복횟수가 ~106 정도로 수직형 소자(~1012)에

비해 상당히 낮은 상태이다. 수평형 소자가 신뢰성 측면에서

보다 취약할 가능성이 제기된다.

2. 극 면 감소를 한 나노선 기술의 목

상변화 역을 감소시키고 류 도를 높임으로써 리셋

류를 감소시키고자 하는데 있어서 상변화재료- 극 간 크

기의 최소화는 필수 이다. 그러나 재의 포토리소그래피 기

술로는 100 nm 이하의 패턴을 구 하기는 쉽지 않고 련

장비가 매우 비싼 편이다. 흔히 연구용 소자 제작에 이용되는

자빔 리소그래피나 FIB(focused ion beam) 리소그래피는

50 nm 이하까지 구 이 가능하지만, 상용제품 제조를 한

량생산방법으로 이용하는 것은 불가능하기 때문에, 극크

기의 추가 인 감소에 한 수요가 커지면서 나노기술을

목할 필요성이 증 되었다.표 인 나노소재로 개발되고 있는 탄소나노튜 는 단층

벽 나노튜 의 경우 1 nm 미만의 직경까지도 구 이 가능하

며, 다층벽 나노튜 의 경우에는 매입자의 크기조 을 통해

10 nm–100 nm 으로 나노튜 직경의 조 이 가능하다. 뿐만 아니라 알루미나 템 릿(anodized aluminum oxide, AAO)이나 폴리머 템 릿(diblock copolymer)의 나노기공에 기

도 법으로 채워 넣어서 제조하는 나노선의 경우에는 템 릿

의 나노기공의 크기를 10 nm 정도까지 감소시키는 것이 가

능하다. 따라서, 기존의 탑다운(top-down) 방식으로 극을

제조하던 방식에서 벗어나, 이와 같은 탄소나노튜 는 나

노선을 이용한 바텀업(bottom-up) 방식으로 극을 구 할 수

있다면 극크기를 수 nm까지 감소시키는 것이 가능할 것이다.H. Tanaka 등은 이를 실제로 소작제작에 용하여 2002

년에 발표한 바 있다.[27] 100 nm 기공을 갖는 폴리머(poly- carbonate) 템 릿에 속 극으로 Rh를 도 하여 그림 18(a)와 같이 나노선 극을 구 하고 Ge2Sb2Te5 상변화 재료를

사용하 다. 나노선의 길이와 직경이 일정치 않고 도제어가

되지 않아서 단 셀에 극이 여러 개 존재하는 등 기술 안

정성 측면에서는 많은 문제 이 있기는 하지만, 상변화메모리

에서 나노선을 극재료로 사용하는 것이 가능하다는 을


(a) (b)

그림 18. (a) Tanak 등에 의해 구현된 나노선 상변화메모리 구조,[27] (b)

이상적인 나노선 상변화메모리 구조.

그림 19. (a) 1T 구조의 상변화메모리, (b) 트랜지스터 on 상태 (VG < 0),

(c) 트랜지스터 off 상태 (VG > 0).[31]

참고문헌

[28] Jun Li, Qi Ye, Alan Cassell, Hou Tee Ng, Ramsey Stevens, Jie

Han, and M. Meyyappan, Appl. Phys. Lett. 82, 2491 (2003).

[29] Walter L. Brwon et al., US Patent 09/643,784, (2000).

[30] Z.F. Ren, Z.P. Huang, D.Z. Wang, J.G. Wen, J.W. Xu, J.H.

Wang, L.E. Calvet, J. Chen, J.F. Klemic, and M.A. Reed, Appl.

Phys. Lett. 75, 1086 (1999).

[31] S. Hosaka, K. Miyauchi, T. Tamura, H. Sone, H. Koyanagi,

Microelectronic Engineering 73-74, 736 (2004).

보인 데 의의가 있다.실제로 나노튜 /나노선을 극재료로 이용하기 해서는

해결해야 할 많은 문제 들이 있고 이들은 재 나노기술 개

발의 필요성과 정확히 일치한다. 나노선을 한 템 릿 재료

만 하더라도 기존의 AAO 폴리머 재료는 각기 열 도도가

높고 고온 내구성이 약하기 때문에, 극부 의 열차단과 반

복 인 가열 안정성이 매우 요한 것으로 간주되는 상변화

메모리의 특성에서 볼 때 매우 나쁜 선택이 될 수 있다. 따라

서 열 도도가 낮고 열안정성이 높은 기 연 재료로써 기

합성된 나노튜 /나노선을 완 히 도포할 수 있는 공정의 개

발이 필요하다. 이에 한 선행연구로서는, 기 에 수직하게

성장시킨 고 도 탄소나노튜 에 PECVD로 TEOS(Tetra Ethyl Ortho Silicate) SiO2를 증착한 후 기계화학 연마

(CMP)를 함으로써 그림 18(b)에서 표 한 바와 같은 균일한

나노튜 가 SiO2 기 연체에 포함된 구조를 얻은 연구결과

들이 보고된 바 있다.[28,29]

더욱 요한 문제는, 그림 18(b)에서 시했듯이, 각 상변

화 셀 당 하나의 하부 극 설치를 해서는 나노튜 /나노선

을 원하는 치에 단 한개만 성장시켜야 한다는 이다. 탄소

나노튜 의 경우에는 기상화학합성(CVD) 시 사용되는 매

입자의 크기와 치를 조 함으로써 이를 구 할 수 있으

나,[30] 템 릿을 사용하는 나노선의 경우에는 템 릿의 나노

기공 제어기술이 아직 이에 미치지 못하고 있다. 한, 나노

기술의 상용화를 해서는 나노튜 합성이든 템 릿을 이용

하는 방식이든 8인치 웨이퍼 수 에서의 수율을 달성할 수

있어야 하나, 재 나노기술 수 으로는 어려움이 많다.

3. 고집 화를 한 메모리 트랜지스터 일체형 구조

메모리 고집 화를 한 방안으로서 기존의 트랜지스터/메모리 (1T+1M) 셀크기를 감소시키는 방식은 식각공정의 한

계와 고집 화에 따른 공정의 복잡성 때문에 제약이 있다. 특

히, 상변화메모리에서는 트랜지스터의 가용 류 한계로 인해

트랜지스터의 크기를 충분히 일 수 없는 문제 이 있다. 이러한 기존의 트랜지스터 + 메모리로 이루어진 셀구조가 갖는

한계를 극복하기 해, 래쉬 는 나노 로 게이트 메모리

의 와 같이 한 개의 트랜지스터에 스 칭 기능과 메모리

기능을 병합한 1T 구조를 통해 고집 화를 달성하고자 하는

필요성이 제기되고 있다.Hosaka 등은 그림 19(a)와 같이 상변화재료(Ge2Sb2Te5)로

채 을 형성한 트랜지스터 개념을 사용하여 새로운 동작개념

의 상변화메모리를 제안하 다.[31] 해당 구조의 트랜지스터는

워드선(word line)과 연결된 게이트(gate) 극의 압 조 을


그림 20. 미래 신개념으로 개발 가능한 상변화소자의 동작 다기능성을 나

타낸 개념도.[32]

참고문헌

[32] S.R. Ovshinsky, Jpn. J. Appl. Phys. 43, 4695 (2004).

통한 통상 인 스 칭 기능뿐만 아니라 비휘발성 메모리 기

능을 함께 수행해야 한다. 이를 한 핵심기능은 트랜지스터

채 을 구성하는 상변화 재료에 의해 구 될 수 있다. 메모

리 기능은 상변화메모리의 기본원리와 동일하게 주울가열에

의한 결정질과 비정질 간의 상변화를 통한 기 항 변화를

통해 구 하며, 스 칭 기능은 상변화재료 채 의 나노크기

결정립 때문에 발생하는 인가 압에 따른 자트랩(electron trap) 유무에 의해서 구 된다. 즉, 그림 19(b)와 같이 음(-)의

게이트 압이 인가될 때는 류가 잘 흐르지만 양(+)의 게이

트 압이 인가될 때는 나노 결정립과 게이트 간의 축 효과

로 인한 자트랩이 발생하여 류가 감소한다.이와 같은 개념을 통해 기 항 신호비가 10배 이상인 결

정질 상태와 비정질 상태 등 두 가지 메모리상태(binary state)를 구 하 다. 그러나 재는 개념제안 수 의 연구결과만이

발표되고 있을 뿐, 반복동작성능(endurance), 신호유지성능

(retention) 등 메모리소자의 핵심특성 측면의 결과는 제시되

지 않는 등 메모리로서의 타당성 검토를 해서는 추가 인

연구가 필요하다.

4. 미래응용을 한 다기능성 상변화소자 특성

지 까지 기술된 상변화메모리에서는 결정상과 비정질상이

라는 두 가지 상태(binary state)만을 이용한 단순 메모리 기

능에 을 두어 왔다. 그러나 이러한 단순 이진상태(binary state) 외에 상변화재료는 더욱 다양한 기능을 나타낼 수 있

는 가능성을 가지고 있는데, 그림 20은 이를 잘 표 하고 있다.

상변화 재료는 입력된 에 지의 크기에 따라 완 비정질

상과 완 결정상뿐만 아니라 부분 결정(부분 비정질) 상태

가 존재하는데, 이러한 부분 결정질 상태는 결정상의 분율에

따라 여러 가지 상태(다진상태, multi-state)가 존재할 수 있

다는 사실이 알려져 있다.[32] 결정질과 비정질 상태의 차이가

클수록 존재 가능한 상태의 수는 증가할 것이며, 그림 20의

오른편에서 이를 개념 으로 잘 표 하고 있다. 한, 비정질

상태의 경우에 매우 작은 에 지를 입력할 경우에는, 큰 에

지의 입력과 달리, 결정질 상태로 천이하기 해서 여러 번에

걸친 입력이 필요하다는 사실이 알려져 있다. 물론, 그 횟수

는 입력한 에 지의 크기에 의해서 달라질 것이다. 이와 같이

상태천이(threshold)를 해서는 일정한 반복입력 횟수가 필

요하다는 개념은 그림 20의 왼편에 잘 나타나 있다. 그림 20 오른편에서 나타낸 바와 같이, 입력신호의 펄스크

기를 조 함으로써 비휘발성으로 유지될 수 있는 여러 가지

메모리 상태를 만들 수 있고, 이를 메모리 동작원리로 활용하

면 단 셀 당 메모리 용량을 기존의 이진법에 비해 월등히

증가시킬 수 있다. 뿐만 아니라, 왼편에서 표시한 바와 같이, 일정 횟수 이상의 신호가 입력되어야 상태 천이가 일어난다

는 개념은, 상변화 소자를 단순한 이진 입력 신호의 기억만

이 아니라 다진 상태를 통한 메모리, 암호화, 복잡한 수리연

산 등의 논리소자를 포함한 폭넓은 활용이 가능하게 한다. 특히, 이 개념은 인간 두뇌의 신경세포(nerve cell)간 시냅스

(synapse)의 동작원리(시냅스는 이웃한 신경세포로부터 일정

횟수 이상의 외부자극을 받으면 이후에는 외부자극의 달량

이 크게 달라지는 특이한 기억효과를 가지고 있다)와 매우 비

슷하여 두뇌가 담당하는 기억과 학습이라는 기능을 흉내 낼

수 있는 가능성을 내포하고 있다. 즉, 두뇌의 작동원리를 이

해하려는 두뇌과학의 진보에 따라 이러한 두뇌의 원리를 인

공 으로 구 하여 인공지능 컴퓨터를 지향하는 미래과학에

서, 상변화 재료는 이를 조기에 가능 하는 매우 유망한 가

능성을 내포하고 있다.[32]

맺음말

이상에서 살펴본 바와 같이 비휘발성 상변화메모리는 1970년에 탄생되어 둥이 기술인 상변화 메모리의 상용화를

통한 재료개발, 고도화된 반도체 기술과의 목 등 무려 30여년에 걸친 오랜 연구 개발 과정을 통해 이제 실용화의

문턱에 들어서 있으며 향후 성장을 한 기 응용연구

한 활발히 개되고 있다. 속도가 미덕이 된 이 시 에 끈

질긴 완보로 우리 곁에 다가 온 상변화메모리가 들려 “ 기

만성”의 용을 기 해 본다.

‘Phase Change’ 재료를 이용한 비휘발성 메모리 기술webzine.kps.or.kr/contents/data/webzine/webzine/14762096892.pdf · 은 OUM(Ovonic Unified Memory), STMicroelectronics는

Documents