Aneta Prijić Poluprovodničke - mikroelektronika…mikroelektronika.elfak.ni.ac.rs/files/Poluprovodnicke_komponente... · Aneta Prijić Poluprovodničke komponente. Modul . Elektronske

Aneta Prijić Poluprovodničke

komponente

Modul Elektronske komponente i mikrosistemi

(IV semestar)

Studijski program: Elektrotehnika i računarstvo

Broj ESPB: 6

MOSFET Metal-Oxide-Semiconductor

Field Effect Transistors Rad zasnivaju na osobinama MOS kondenzatora Naponski kontrolisane komponente U provođenju struje učestvuje jedna vrsta

nosilaca Sadrže 4 oblasti kontaktiranja pri čemu su u većini

slučajeva dve kratkospojene tako da diskretne komponente imaju 3 izvoda

2 tipa tranzistora: sa ugrađenim kanalom (depletion tip) sa indukovanim kanalom (enhancement tip)

Oznake i tipovi MOSFET-ova

N-kanalni (NMOS)

P-kanalni (PMOS)

S – sors (source) G – gejt (gate) D – drejn (drain) B –supstrat (bulk)

Sa indukovanim kanalom

Sa ugrađenim kanalom

MOS struktura-MOS kondenzator

Metal (obično Al) ili polySi (polikristalni silicijum dopiran visokom koncentracijom primesa n ili p tipa) imaju ulogu jedne elektrode MOS kondenzatora

SiO2 – silicijum dioksid (izolacioni sloj - dielektrik) debljine tox

Supstrat (bulk) – p ili n tip poluprovodnika sa metalnim kontaktom čine deo dielektrika i drugu elektrodu MOS kondenzatora u zavisnosti od stanja MOS strukture

MOS kondenzator na supstratu p-tipa sa polarizacijom - VG

Cox=εox/tox – kapacitivnost oksida (po jedinici površine) – ne zavisi od polarizacije VG CSi – kapacitivnost Si (p-tipa) – zavisi od vrednosti polarizacije VG C=CoxCSi/(Cox+CSi)

Zavisnost MOS kapacitivnosti od napona polarizacije – tzv. C-V kriva

Naponu VG superponira se naizmenični napon vg amplitude koja je mnogo manja od VG

Promena naelektrisanja u strukturi sa promenom napona vg određuje kapacitivnost

Razlikujemo 3 stanja strukture: akumulacija, osiromašenje i inverzija

Zavisno od učestanosti superponiranog napona razlikujemo niskofrekventnu i visokofrekventnu C-V krivu

C-V kriva na niskim učestanostima

Naponu VG superponira se naizmenični napon vg niske učestanosti

Zavisno od vrednosti napona VG struktura se nalazi u stanju akumulacije, osiromašenja, slabe ili jake inverzije

Akumulacija (VG<0)

Negativna polarizacija privlači šupljine iz dubine poluprovodnika koje se akumuliraju uz međupovršinu Si-SiO2

C=Cox

Osiromašenje (VG>0)

Pozitivna polarizacija odbija šupljine ka dubini poluprovodnika, a uz međupovršinu Si-SiO2 ostaju nekompenzovani akceptorski joni – osiromašena oblast koja ima ulogu dielektrika

C=CoxCSi/(Cox+CSi); CSi= εSi/xd xd- širina osiromašene oblasti

Slaba inverzija (VG>0)

Porast pozitivne polarizacije dovodi do privlačenja elektrona iz dubine poluprovodnika

Ispod međupovršine Si-SiO2 se formira invertovani sloj (sloj nosilaca suprotnog tipa od supstrata)

Osiromašena oblast se i dalje širi u dubinu supstrata C=CoxCSi/(Cox+CSi)

Jaka inverzija (VG>0)

• Koncentracija elektrona u invertovanom sloju raste i dostiže vrednost koja je jednaka koncentraciji šupljina u dubini supstrata • Ova koncentracija je dovoljna da "štiti" osiromašenu oblast od daljeg uticaja električnog polja • C=Cox

C-V kriva na visokim učestanostima

• Naponu VG superponira se naizmenični napon vg visoke učestanosti (1MHz) • Nosioci u invertovanom sloju pri jakoj inverziji ne uspevaju da prate brze promene primenjenog napona • C=Cmin=CoxCSimin/(Cox+CSimin) • CSimin= εSi/xdmax xdmax- maksimalna širina osiromašene oblasti

Napon praga - VT (V threshold) Napon na gejtu - VG neophodan da dođe do

stanja jake inverzije, odnosno da koncentracija manjinskih nosilaca uz međupovršinu Si-SiO2 postane jednaka koncentraciji većinskih nosilaca u unutrašnjosti supstrata predstavlja napon praga

Zavisi od: ◦ Koncentracije primesa u supstratu ◦ Debljine oksida ◦ Naelektrisanja u oksidu i na međupovršini Si-SiO2

◦ Kontaktne razlike potencijala između metala i poluprovodnika

Princip rada MOSFET-a (NMOS)

• U supstratu p-tipa formirane su oblasti sorsa i drejna n-tipa • Između njih je oblast kanala dužine L i širine w • Iznad oblasti kanala je formirana MOS struktura gde metal ili poliSi čine gejt • tox - debljina oksida

Polarizacija gejta NMOS-a

Napon na gejtu dovodi do formiranja invertovanog sloja n-tipa u kanalu. (Kod tranzistora sa ugrađenim kanalom postoji invertovani sloj i pri nultoj polarizaciji na gejtu)

Struja gejta je 0 zbog postojanja oksida koji je izolator Oko oblasti sorsa i drejna postoje prelazne oblasti odgovarajućih

p-n spojeva koje su spojene sa osiromašenom oblašću kanala Između sorsa i drejna nema struje jer ne postoji potencijalna

razlika koja bi uslovila kretanje elektrona

VGS>VT VDS=0 IG=0 ID=0

Polarizacija drejna i sorsa NMOS-a

Supstrat i sors su uzemljeni Napon VGS>VT – formiran je provodni kanal Napon između drejna i sorsa je pozitivan (VDS>0) i

utiče na driftovsko kretanje e- kroz kanal, odnosno proticanje struje ID

VGS>VT, VDS>0 IG=0, ID≠0

Za male vrednosti napona VDS kanal se ponaša kao otpornik – linearna zavisnost između struje ID i napona VDS

Daljim povećanjem VDS kanal u blizini drejna se sužava usled dejstva električnog polja u prelaznoj oblasti inverzno polarisanog p-n spoja

Otpornost kanala se povećava, a struja ID sporije raste sa naponom VDS nego u početku – triodna oblast

Kanal se usled sužavanja uz drejn sasvim istanjuje za VDS= VDSsat = VGS-VT; VDSsat – napon zasićenja (saturacije)

Za vrednosti VDS iznad VDSsat kanal se skraćuje, a elektroni iz kanala do drejna su privučeni električnim poljem koje postoji u prelaznoj oblasti inverzno polarisanog p-n spoja drejna

Struja ostaje konstantna – tranzistor ulazi u zasićenje (saturaciju)

IG = 0; ID=IS !!!!! Vrednost ID zavisi od vrednosti

napona VGS i VDS u odnosu na napon praga VT

Za VGS<VT nije formiran provodni kanal - tranzistor je zakočen ID = 0

Za VGS>VT razlikujemo triodnu i oblast zasićenja

Struje NMOS-a

U triodnoj oblasti VDS≤VGS-VT

◦ Za malo VDS (početni deo triodne oblasti) drugi član se može

zanemariti – linearna oblast

◦ Otpornost kanala u linearnoj oblasti

U oblasti zasićenja VDS≥VGS-VT struja ima konstantnu vrednost

µn – pokretljivost elektrona u kanalu

( ) 2D n ox GS T DS DS

w 1I C V V V VL 2

µ = − −

( )D n ox GS T DSwI C V V VL

µ = −

( )2 2D Dsat n ox GS T n ox DSsat

w wI I C V V C V2L 2L

µ µ= = − =

( )DS

DSonD

n ox GS T

V 1rwI C V VL

µ= =

−

Izlazne strujno-naponske karakteristike ID=f(VDS)- zavisnost izlazne struje od izlaznog

napona; parametar je ulazni napon VGS

Efekat modulacije dužine kanala U realnosti smanjenje dužine kanala utiče na povećanje

vrednosti struje ID sa naponom VDS i u oblasti zasićenja Efekat izražen kod tranzistora sa kratkim kanalom i opisan

Early-jevim naponom VA

( )2 DSDsat n ox GS T

A

VwI C V V 12L V

µ

= − +

Prenosna strujno-naponska karakteristika ID=f(VGS) - zavisnost izlazne struje od ulaznog

napona za konstantnu vrednost izlaznog napona VDS

Za VGS<VT (napon na gejtu manji od napona praga) nema struje ID

PMOS tranzistor Naponi i struje imaju negativan znak

Električni model MOSFET-a Model za male signale

MOSFET je predstavljen kao naponom kontrolisan strujni izvor ◦ vgs – kontrolišuća veličina ◦ gm - transkonduktansa (strmina) ◦ r0 – uključuje efekat modulacije dužine kanala

(10kΩ÷1MΩ) Ulazna otpornost je velika (IG=0)

Dm

GS

dIg

dV=

A0

D

Vr

I=

Tehničke specifikacije MOSFET-a (NMOS BS-170) Maksimalne vrednosti napona i struja Napon praga Maksimalna disipacija Otpornost kanala u linearnoj oblasti Ulazna kapacitivnost Vremena uključenja i isključenja Izlazne i prenosna karakteristika

This Material Copyrighted By Its Respective Manufacturer

This Material Copyrighted By Its Respective Manufacturer

MOS invertor Napon na izlazu predstavlja invertovani napon sa

ulaza Prenosna karakteristika

I – input O – output L – low H – high • Stanje niskog naponskog nivoa do vrednosti VL - stanje logičke 0 • Stanje visokog naponskog nivoa iznad vrednosti VH - stanje logičke 1 • Između ovih vrednosti je nedefinisano stanje - prelazni režim invertora

NMOS tranzistor sa pasivnim opterećenjem (otpornikom)

U ovoj konfiguraciji tranzistor radi ili kao pojačavač (radna tačka Q) ili kao invertor (radne tačke A i C) u zavisnosti od VDD, RD i Vin.

= − + DDD D

D D

V1I VR R

Prenosna karakteristika Nagib karakteristike u radnoj

tački pojačavača određuje naponsko pojačanje

Invertor kao stabilna stanja ima deo prenosne karakteristike u delu X-A i B-C

Invertor je bolji što mu je prenosna karakteristika strmija - veća vrednost otpornosti RD

Otpornik velike otpornosti zauzima mnogo mesta na površini čipa

Struja kroz kolo teče u svakom trenutku - disipacija toplote prisutna na svim komponentama

NMOS invertor sa aktivnim opterećenjem (sa PMOS - om)

Aktivno opterećenje je PMOS tranzistor polarisan tako da radi u zasićenju i ima ulogu strujnog izvora

PMOS ima manje dimenzije ali je i dalje disipacija toplote stalno prisutna

CMOS (Complementary MOS) invertor

Elementarno kolo u digitalnim sistemima

Sastoji se od uparenih NMOS i PMOS tranzistora na čije se izvode gejta dovodi ulazni signal dok se izlazni signal uzima sa izvoda drejna tranzistora

Na ulazu napon logičke 1 (Vin=VDD)

NMOS vodi, PMOS je zakočen NMOS obezbeđuje nisko-otporni put ka masi Na izlazu je napon reda 10mV što predstavlja

logičku 0 Struja kroz tranzistore je zanemarljiva, a

disipacija snage u kolu je vrlo mala (manja od μW)

Na ulazu napon logičke 0 (Vin=0)

PMOS vodi, NMOS je zakočen PMOS obezbeđuje nisko-otporni put ka napajanju Na izlazu je napon za 10mV manji od VDD što

predstavlja logičku 1 Struja kroz tranzistore je zanemarljiva, a

disipacija snage u kolu je vrlo mala (manja od μW)

Struja i disipacija snage CMOS invertora

Značajna struja protiče samo u prelaznom režimu – pri promeni logičkih stanja

Snaga se disipira samo u prelaznom režimu

Prenosna karakteristika

• VIL – niži ulazni napon pri kome je strmina prenosne karakteristike jednaka -1 • VIH – viši ulazni napon pri kome je strmina prenosne karakteristike jednaka -1 • VOH - izlazni napon koji odgovara naponu VIL; • VOL - izlazni napon koji odgovara naponu VIH • VTN – napon praga NMOS-a • VTP – napon praga PMOS-a • U idealnom slučaju VOH=VDD i VOL=0V

Margine šuma CMOS invertori se često kaskadno nadovezuju Treba obezbediti tačno tumačenje ulaznih signala NMH=VOH-VIH - margina šuma logičke 1

(obezbedjuje da se logička 1 sa izlaza prvog invertora protumači kao logička 1 na ulazu drugog invertora)

NML=VIL-VOL - margina šuma logičke 0 (obezbedjuje da se logička 0 sa izlaza prvog invertora protumači kao logička 0 na ulazu drugog invertora)

Vremena kašnjenja invertora

tpHL – kašnjenje izlaznog signala pri prelazu iz stanja logičke 1 u stanje logičke 0. tpLH – kašnjenje izlaznog signala pri prelazu iz stanja logičke 0 u stanje logičke 1. tp= (tpHL+tpLH)/2 – propagaciono kašnjenje

Prednosti CMOS invertora

Nivoi izlaznih napona su 0 i VDD, što obezbeđuje odličnu izmenu signala i velike margine šuma

Disipacija snage je skoro jednaka nuli (zanemarujući disipaciju usled struja curenja) za oba logička stanja

Postoji niskootporni put izmedju izlaza i mase ili VDD, što obezbedjuje da je izlazni napon 0 ili VDD, nezavisno od odnosa w/L ili drugih parametara tranzistora

Ulazna otpornost invertora je beskonačna (IG = 0) - na izlaz invertora se može vezati veći broj sličnih invertora bez gubitaka u nivou signala