VADA Lab. 개발현황

VADA Lab. VADA Lab. 개발현황개발현황

성균관대학교 정보통신공학부 조 준 동

목 차목 차• 연구실 개발현황연구실 개발현황

– Communication System– Multimedia System– Cryptography System

• Design GuideDesign Guide

• 개발일정개발일정

연구실 개발현황연구실 개발현황 ((Communication SystemCommunication System))

• Multi-Processor System On a Chip PlatformMulti-Processor System On a Chip Platform

• H/W & S/W Co-Design Platform ArchitectureH/W & S/W Co-Design Platform Architecture– Co-Design with Heterogeneous Components(ARM9,Teak DSP, FPGA)

• DVB-T Performance Measurement. DVB-T Performance Measurement. • ARM + DSP + AMBA Bus + Communication InterfaceARM + DSP + AMBA Bus + Communication Interface• H/W & S/W Co-Simulation with Mento Seamless ToolH/W & S/W Co-Simulation with Mento Seamless Tool

연구실 개발현황연구실 개발현황 (Communication (Communication System)System)

TransFIFO

Interface

Modulator

DifferentialDelayFilter

TimingEstimator

(0-3rd Preamble)

Freq. OffsetCompensator

(4th Preamble)

SymbolDetector

RcvFIFO

Interface

0.5Tc

1Tc1.5Tc

1Tc

2Tc

3Tc

Start

Estimated Value

From MAC Ctrl

To MAC Ctrl

To RF

From RF

4MHz

62.5K Hz 16MHz62.5K Hz8MHz 16MHz

4MHz 16MHz 16MHz

• IEEE 802.15.4 ZigBee Modem ASICIEEE 802.15.4 ZigBee Modem ASIC

• 주관기관 주관기관 : : 삼성전기삼성전기

• Fab : TSMC 0.18uFab : TSMC 0.18u

• Gate Count : 10Gate Count : 10 만만

• 기간 기간 : 3: 3 개월개월

연구실 개발현황연구실 개발현황 (Multimedia System)(Multimedia System)

• 3D Camera For Home Service Robots3D Camera For Home Service Robots

연구실 개발현황연구실 개발현황 (Multimedia System)(Multimedia System)

• Mobile Homecare SystemMobile Homecare System

System Spec.System Spec.- Intel Xscale PXA255 processor (4

00MHz)- 16MB Flash, 32MB SDRAM- Embedded Linux (2.4.18)- 11Mbps WLAN- Jaurus PDA (Linux based)

Data flow (Gluco data)Data flow (Gluco data)- Gluco Meter -> RS232 -> WMI Bo

ard -> AP -> PDA- PDA -> AP -> RMC Server

연구실 개발현황연구실 개발현황 (Cryptography (Cryptography System)System)

• Cryptography Accelerator ASICCryptography Accelerator ASIC

FeatureFeature - Library : Epson 0.25um- Gate Count : 1,500,000 gate- Operation Freq. : 33/50/100MHz- PCI master/target interface- MPC860 32bit CPU Interface- IPSec, SSL, TLS, IKE 등 네트워크 보안

프로토콜을 지원하는 고성능 Security Processor

PCI Interface MPC860 Interface

암호프로세서 I/O 인터페이스

Inte

rnal

Mem

ory

Modular Arithe RNGHAS

HSYMMETRI

C

Crypto-ENGINE Main-CONTROLLER

ESP2001Main-

Controller

ESP2001 Control Registers

...

...

Internal PLL

Core CLK(50MHz)

CLKout(100MHz)

PCI_CLK(33MHz)/MICOM_CLK(50MHz)

암호프로세서 제어기

암호처리 코프로세서

연구실 개발현황연구실 개발현황 (Cryptography (Cryptography System)System)

• PCMCIA Card Type Cablecard PrototypePCMCIA Card Type Cablecard Prototype

디지털 방송용 복제 방지 시스템디지털 방송용 복제 방지 시스템 System FunctionSystem Function

OOB Processor, Copy Protection System Conditional Access System PCMCIA Interface ARM926T Processor.

PODinterface

logic

MPEG- 2transport

demultiplexerand

remultiplexer

Out- of- bandprocessing

Copyprotection

engine

Payloaddecryption

engine

CPUSecure

microprocessor

Memory controller

FLASH RAM

PCMCIAconnector

Point of deployment(POD) module

Design GuideDesign Guide• 전체 모뎀블록을 전체 모뎀블록을 RTLRTL 로 설계하여 검증 로 설계하여 검증

– FPGA Vender 에서 제공된 Macro Core 사용금지 .– 기본 Primitive Core 는 사용가능 .(Adde,Multiplier..)

• ASIC Design HouseASIC Design House 에서 제공되는 에서 제공되는 IPIP 를 이용하여 시스템 구성를 이용하여 시스템 구성– Dual Port RAM, SRAM, FIFO, PLL…– FPGA 개발초기에 Design House 의 IP 를 확인하고 , 제공되는 IP 의 모델을 RTL 로 설계 후 검증 .

• PC Interface PC Interface 결정결정– Modem 과 PC 간의 전송속도가 틀리므로 , 임시 저장용 버퍼 ( 메모리 ) 가 필요 .– 내부 메모리 사용 전체 게이트 카운트에 영향 – 외부 메모리 사용 Chip Package 에 영향

• Clock Rising/Falling Edge Clock Rising/Falling Edge 동시 사용금지동시 사용금지 ..

• 클럭이 다른 모듈간의 동기는 반듯이 낮은 클럭을 이용하여 동기클럭이 다른 모듈간의 동기는 반듯이 낮은 클럭을 이용하여 동기 ..

• HW Reset(External Pin)HW Reset(External Pin) 과 과 SW Reset(Register Access) SW Reset(Register Access) 구성구성 ..

• 시스템의 내부 상태를 파악할 수 있는 레지스터 구현시스템의 내부 상태를 파악할 수 있는 레지스터 구현 (Debugging (Debugging 목적목적 ))

• 만약 클럭 분주기를 사용시 독립된 모듈로 분리만약 클럭 분주기를 사용시 독립된 모듈로 분리 ..

• 충분한 테스트 후충분한 테스트 후 , , 최소의 테스트 벡터 추출최소의 테스트 벡터 추출 ..

개발일정개발일정개 발 일 정

2005 2006

FPGA 검증,RTL Design완료

Synthesys,Pre-Layout Simulation

Layout,Post-LayoutSimulation

Fab-In

Test Board 개발

Chip Test

8 9 10 11 12 1 2 3 4 5 6 7