UNIVERSITÀ DEGLI STUDI DI PAVIA FACOLTÀ DI INGEGNERIA CORSO DI LAUREA IN INGEGNERIA ELETTRONICA E DELLE TELECOMUNICAZIONI Candidato: Relatore universitario: Anno Accademico 2005-2006 Analisi comparativa delle prestazioni dei Analisi comparativa delle prestazioni dei principali simulatori Fast-SPICE principali simulatori Fast-SPICE Relatori aziendali: Ing. Angelo Contini Vitaliano Curto Prof.ssa Ing. Carla Vacchi Dott. Ing. Fabrizio Sacchi
22
Embed
UNIVERSITÀ DEGLI STUDI DI PAVIA FACOLTÀ DI INGEGNERIA CORSO DI LAUREA IN INGEGNERIA ELETTRONICA E DELLE TELECOMUNICAZIONI Candidato: Relatore universitario:
This document is posted to help you gain knowledge. Please leave a comment to let me know what you think about it! Share it to your friends and learn new things together.
Transcript
UNIVERSITÀ DEGLI STUDI DI PAVIA FACOLTÀ DI INGEGNERIA
CORSO DI LAUREA IN INGEGNERIA ELETTRONICA E DELLE TELECOMUNICAZIONI
Candidato: Relatore universitario:
Anno Accademico 2005-2006
Analisi comparativa delle prestazioni dei principali Analisi comparativa delle prestazioni dei principali simulatori Fast-SPICEsimulatori Fast-SPICE
Relatori aziendali:
Ing. Angelo Contini
Vitaliano Curto Prof.ssa Ing. Carla Vacchi
Dott. Ing. Fabrizio Sacchi
I tools Fast-SPICE utilizzatiI tools Fast-SPICE utilizzati
Curto Vitaliano1
Scopo dell’elaborato
Output
.cou, .wdb, .outInput
.cir
Visualizzatore di forme d’onda
D A
Canale R/W di un hard disk in CMOS090
Simulatore
SommarioSommario
Curto Vitaliano2
I simulatori SPICE, Fast-SPICE e le top-level simulation
I tools Fast-SPICE utilizzati
Descrizione del test-case e delle esecuzioni dei tools
Risultati e conclusioni
Argomenti trattati nell’elaborato
Curto Vitaliano3
I simulatori SPICE, Fast-SPICE e le top-level simulationI simulatori SPICE, Fast-SPICE e le top-level simulation
Realizzazione di un sistema in un’unica struttura integrata
Vantaggi
Riduzione delle dimensioni dell’intero sistema
Riduzione degli elementi parassiti
Aumento dell’affidabilità
Protezione della riservatezza del progetto
Velocità
Potenza dissipata
Progettazione gerarchica
Curto Vitaliano4
I simulatori SPICE, Fast-SPICE e le top-level simulationI simulatori SPICE, Fast-SPICE e le top-level simulation
Progettazione gerarchica
Dettaglio e controllo
Top-Down
Bottom-Up
Riuso Approccio meet-in-the-middle
I simulatori SPICE, Fast-SPICE e le top-level simulationI simulatori SPICE, Fast-SPICE e le top-level simulation
Curto Vitaliano5
Le simulazioni a diversi livelli di astrazione
In ciascun dominio di rappresentazione (comportamentale, strutturale e fisico) il sistema circuitale può essere descritto con differenti gradi di dettaglio chiamati livelli di astrazione
Verifica in sistemi mixed-signal con una simulazione top-level
I simulatori SPICE, Fast-SPICE e le top-level simulationI simulatori SPICE, Fast-SPICE e le top-level simulation
Curto Vitaliano6
I simulatori Fast-SPICE
Netlist Traditional SPICE
SignalAnalyses
SPICE NetlistFast-SPICE
FastSimulators
SignalAnalyses
I tools Fast-SPICE partizionano il circuito a diversi livelli di astrazione e lo simulano con algoritmi basati sul tempo o su eventi, ovvero si simula a livello più basso solo le parti di sistema che risultano più critiche (notoriamente la sezione analogica), mentre il resto a livello più alto
ADMSAdvanced
Design Mixed Signal
ADMSAdvanced
Design Mixed Signal
Velocità (Top-Down)
Precisione (Bottom-Up)
I tools Fast-SPICE utilizzatiI tools Fast-SPICE utilizzati
Curto Vitaliano7
HSIM®HSIM®
I tools Fast-SPICE utilizzatiI tools Fast-SPICE utilizzati
Curto Vitaliano8
Nanosim®Nanosim®
Hierarchical Reduction Algoritm• Partizionamento intelligente (divide et impera)• Simulazioni nel tempo e sugli eventi (quando c’è un evento in ingresso, si valuta l’uscita)
I tools Fast-SPICE utilizzatiI tools Fast-SPICE utilizzati
Curto Vitaliano9
Eldo-Mach®Eldo-Mach®
• Calibrazione automatica o manuale (tramite il comando machcal) della tecnologia dei modelli, che genera un elenco dei dispositivi che verrà usato nella simulazione
• One-Step-Relaxation
I tools Fast-SPICE utilizzatiI tools Fast-SPICE utilizzati
Curto Vitaliano10
ABCD*
*Ancora in fase di beta-testing presso STMicroelectronics e rinominato con un nome virtuale, per ragioni di riservatezza
Descrizione del test-case e delle esecuzioni dei toolsDescrizione del test-case e delle esecuzioni dei tools
Curto Vitaliano
Descrizione del progetto
11
Technology node 90nm
Core Voltage 1.0V/1.2V
I/O Voltage 2.5V/3.3V
Gate Oxide (Core) 1.6nm/2.2nm
Gate Oxide (I/O, analog) 5.0nm/6.5nm
Physical Gate 65nm
Interconnect Cu
ILD k=3
Number of Metal layers 6 to 9
Metal pitch 0.28
Gate density (k/mm) 430 (hi density)
350 (hi speed)
Descrizione del test-case e delle esecuzioni dei toolsDescrizione del test-case e delle esecuzioni dei tools
Curto Vitaliano12
• BIAS: fornisce le correnti per l’Analog Front End
• TEST: seleziona i test point della parte analogica del canale
• DTA: è un PLL che interrompe l’ADC durante la lettura di un settore dati e serializza i dati stessi, in fase di scrittura
• TA: filtro passa-alto del canale di lettura
Descrizione del test-case e delle esecuzioni dei toolsDescrizione del test-case e delle esecuzioni dei tools
Curto Vitaliano13
Caratteristiche tecniche dell’Analog Front-End
Tecnologia CMOS090GP con MOS GO1 ad ossido sottile di tipo HVT e SVT (high threshold e standard threshold) per parti digitali dei sintetizzatori di frequenza, ADC ed interfacce. Il resto del front-end utilizza MOS GO2 ad ossido spesso (50Å)
Power supply analogica fornita da regolatore esterno (2.5V+/-10%)
Power supply digitale fornita da regolatore esterno (1.0+/-10% per data rate fino a 1.5GS/s, 1.2V +10/-5% per data rate fino a 1.7GS/s)
Temperature di funzionamento 0°C/125°C
Descrizione del test-case e delle esecuzioni dei toolsDescrizione del test-case e delle esecuzioni dei tools
Curto Vitaliano14
Procedura seguita nell’effettuare le simulazioni
Grandezze di test per i tools
netlist top_rtfe_dt_backward_euler_2.cir: file d’ingresso per ciascuno dei simulatori fast-SPICE opportunamente modificato di volta in volta che sarà acquisito dagli stessi
typical.inc: file delle librerie extraction_power_up_1.inc parameter_power_up_1.inc stimuli_power_up_1.inc, outputs_power_up_meno_nodi.inc extraction_power_up_1.inc soa_power_up.inc