TRANSISTOR TRƯỜNG ỨNG FET (FIELD EFFECT TRANSISTOR)

TRANSISTOR TR NG NG FET ƯỜ Ứ(FIELD EFFECT TRANSISTOR)

1. Đ i c ng và phân lo iạ ươ ạ• FET ( Field Effect Transistor) -Transistor hi u ng tr ng – ệ ứ ườ

Transistor tr ng.ườ• Có 2 lo i:ạ- Junction field- effect transistor - vi t t t là JFET:ế ắ

Transistor tr ng đi u khi n b ng ti p xúc P-N (hay g i là ườ ề ể ằ ế ọtransistor tr ng m i n i).ườ ố ố

- Insulated- gate field effect transistor - vi t t t là IGFET: ế ắTransistor có c c c a cách đi n.ự ử ệ

• Thông th ng l p cách đi n đ c dùng là l p oxit nên còn ườ ớ ệ ượ ớg i là metal - oxide - semiconductor transistor (vi t t t là ọ ế ắMOSFET).

• Trong lo i transistor tr ng có c c c a cách đi n đ c chia ạ ườ ự ử ệ ượlàm 2 lo i là MOSFET kênh s n (DE-MOSFET) và MOSFET ạ ẵkênh c m ng (E-MOSFET).ả ứ

• M i lo i FET l i đ c phân chia thành lo i kênh N và lo i ỗ ạ ạ ượ ạ ạkênh P.

FET

JFET MOSFET

N PDE-MOSFET E-MOSFET

N P N P

ký hi uệ

u nh c đi m c a FET so v i BJTƯ ượ ể ủ ớ • M t s u đi m:ộ ố ư ể– Dòng đi n qua transistor ch do m t lo i h t d n đa ệ ỉ ộ ạ ạ ẫ

s t o nên. Do v y FET là lo i c u ki n đ n c c ố ạ ậ ạ ấ ệ ơ ự(unipolar device).

– FET có tr kháng vào r t cao.ở ấ– Ti ng n trong FET ít h n nhi u so v i transistor ế ồ ơ ề ớ

l ng c c.ưỡ ự

– Nó không bù đi n áp t i dòng Iệ ạ D = 0 và do đó nó là cái ng t đi n t t.ắ ệ ố

– Có đ n đ nh v nhi t cao.ộ ổ ị ề ệ– T n s làm vi c cao.ầ ố ệ• M t s nh c đi m: ộ ố ượ ể Nh c đi m chính c a FET là ượ ể ủ

h s khu ch đ i th p h n nhi u so v i transistor ệ ố ế ạ ấ ơ ề ớl ng c c.ưỡ ự

Gi ng và khác nhau gi a FET so v i BJTố ữ ớ • Gi ng nhau:ố– S d ng làm b khu ch đ i.ử ụ ộ ế ạ– làm thi t b đóng ng t bán d n.ế ị ắ ẫ– Thích ng v i nh ng m ch tr kháng.ứ ớ ữ ạ ở• M t s s khác nhau:ộ ố ự– BJT phân c c b ng dòng, còn FET phân c c ự ằ ự

b ng đi n áp.ằ ệ– BJT có h s khu ch đ i cao, FET có tr ệ ố ế ạ ở

kháng vào l n.ớ– FET ít nh y c m v i nhi t đ , nên th ng ạ ả ớ ệ ộ ườ

đ c s d ng trong các IC tích h p.ượ ử ụ ợ– Tr ng thái ng t c a FET t t h n so v i BJTạ ắ ủ ố ơ ớ

2. C u t o JFETấ ạ

NP P

Drain (D)

Source (S)

Gate (G)

PN N

Drain (D)

Source (S)

Gate (G)

P

•Có 2 lo i JFET : kênh n và kênh P.ạ•JFET kênh n th ng thông d ng h n.ườ ụ ơ•JFET có 3 c c: ự c c Ngu n S (source); c c C a G (gate); c c ự ồ ự ử ựMáng D (drain). •C c D và c c S đ c k t n i vào kênh n.ự ự ượ ế ố•c c G đ c k t n i vào v t li u bán d n pự ượ ế ố ậ ệ ẫ

N

C b n v ho t đ ng c a JFETơ ả ề ạ ộ ủJFET ho t đ ng gi ng nh ho t đ ng c a m t khóa n c. ạ ộ ố ư ạ ộ ủ ộ ướ

•Ngu n áp l c n c-tích lũy các h t eồ ự ướ ạ - đi n c c âm c a ở ệ ự ủngu n đi n áp cung c p t D và S.ồ ệ ấ ừ• ng n c ra - thi u các eỐ ướ ế - hay l tr ng t i c c d ng c a ỗ ố ạ ự ươ ủngu n đi n áp cung c p t D và S.ồ ệ ấ ừ•Đi u khi n l ng đóng m n c-đi n áp t i G đi u khi n đ ề ể ượ ở ướ ệ ạ ề ể ộr ng c a kênh n, ki m soát dòng ch y eộ ủ ể ả - trong kênh n t S ừt i D.ớ

s đ m ch JFETơ ồ ạ

JFET kênh N khi ch a phân c cư ự

NP P

Drain (D)

Source (S)

Gate (G)

JFET kênh N khi đ t đi n áp vào D và S, ặ ệchân G không k t n iế ố

P P

Drain (D)

Source (S)

Gate (G)

VDS

ID

`

P P

Drain (D)

Source (S)

Gate (G)

VDS

ID

`

VG

S=

0V

JFET kênh N phân c cự

P P

Drain (D)

Source (S)

Gate (G)

VDS

ID

`

VG

S<

0V

JFET kênh N ch đ ng ngở ế ộ ư

P P

Drain (D)

Source (S)

Gate (G)

VDS

ID

`

VG

S=

-Ve

JFET kênh N khi ch a phân c cư ự

NP P

Drain (D)

Source (S)

Gate (G)

JFET kênh N khi đ t đi n áp vào D và S, ặ ệchân G không k t n iế ố

P P

Drain (D)

Source (S)

Gate (G)

VDS

ID

`

JFET kênh N khi phân c c b o hòaự ả

P P

Drain (D)

Source (S)

Gate (G)

VDS

ID

`

VG

S=

0V

JFET kênh N phân c cự

P P

Drain (D)

Source (S)

Gate (G)

VDS

ID

`

VG

S<

0V

JFET kênh N ch đ ng ngở ế ộ ư

P P

Drain (D)

Source (S)

Gate (G)

VDS

ID

`

VG

S=

-Ve

Đ c đi m ho t đ ng JFETặ ể ạ ộ

JFET kênh N có 3 ch đ ho t đ ng c b n khi Vế ộ ạ ộ ơ ả DS >0:

A. VGS = 0, JFET ho t đ ng b o hòa, Iạ ộ ả D=Max

B. VGS < 0, JFET ho t đ ng tuy n tính, ạ ộ ế ID↓

C. VGS =-Vng tắ , JFET ng ng ho t đ ng, ư ạ ộ ID=0

Nguyên lý ho t đ ng c a JFETạ ộ ủ

Đ c tuy n truy n đ tặ ế ề ạ

0

2

4

6

8

2 4 6 8 10

ID(mA)

UDS(V)

10

UGS=-4V

UGS=-0.5V

UGS=-1V

UGS=-2V

UGS=-0V

3

Vùng dòng đi n Iệ D không đ iổ

Vùng thu n ầ

trở

UDSsat

đánh th ngủ

Đ c tuy n ra c a JFETặ ế ủ , UGS=const, ID=f(UDS)

Các cách m c c a JFET trong s ắ ủ ơđ m chồ ạ

S đ c c ngu n chungơ ồ ự ồ

VDD

RD

iDC2

URa

RS CSRG

C1

Uvào

iG

S đ c c ngu n chungơ ồ ự ồ VDD

RD

iDC2

URa

RS CSRS

C1

Uvào

iG

• Đ c đi m c a s đ c c ngu n chung:ặ ể ủ ơ ồ ự ồ- Tín hi u vào và tín hi u ra ng c pha nhau.ệ ệ ượ- Tr kháng vào r t l n Zở ấ ớ vào = RGS ≈ ∞

- Tr kháng ra Zra = Rở D // rd

- H s khu ch đ i đi n áp μ ≈ S ệ ố ế ạ ệ rd > 1

- Đ i v i transistor JFET kênh N thì h s khu ch đ i ố ớ ệ ố ế ạđi n áp kho ng t 150 l n đ n 300 l n, còn đ i v i ệ ả ừ ầ ế ầ ố ớtransistor JFET kênh lo i P thì h s khu ch đ i ch b ng ạ ệ ố ế ạ ỉ ằm t n a là kho ng t 75 l n đ n 150 l n.ộ ử ả ừ ầ ế ầ

S đ m c c c máng chungơ ồ ắ ự

VDD

iS

C2

URa

RSRS

C1

Uvào

iG

S đ m c c c máng chungơ ồ ắ ự

• Đ c đi m c a s đ này có:ặ ể ủ ơ ồ- Tín hi u vào và tín hi u ra đ ng pha nhau.ệ ệ ồ- Tr kháng vào r t l n Zở ấ ớ vào = RGD = ∞

- Tr kháng ra r t nh ở ấ ỏ- H s khu ch đ i đi n áp μ < 1ệ ố ế ạ ệ- S đ c c máng chung đ c dùng r ng rãi h n, c b n là ơ ồ ự ượ ộ ơ ơ ả

do nó gi m đ c đi n dung vào c a m ch, đ ng th i có ả ượ ệ ủ ạ ồ ờtr kháng vào r t l n. S đ này th ng đ c dùng đ ở ấ ớ ơ ồ ườ ượ ểph i h p tr kháng gi a các m ch. ố ợ ở ữ ạ

VDD

iS

C2

URa

RSRS

C1

Uvào

iG

S đ m c c c c a chungơ ồ ắ ự ử

• S đ này theo nguyên t c không đ c s d ng ơ ồ ắ ượ ử ụdo có tr kháng vào nh , tr kháng ra l n. ở ỏ ở ớ

S D

G G

Uvào URa

Transistor tr ng lo i c c ườ ạ ực a cách ly (MOSFET)ử

Transistor MOSFET

• Đây là lo i transistor tr ng có c c c a cách ạ ườ ự ửđi n v i kênh d n đi n b ng m t l p cách đi n ệ ớ ẫ ệ ằ ộ ớ ệm ng. L p cách đi n th ng dùng là ch t oxit ỏ ớ ệ ườ ấnên ta th ng g i t t là transistor tr ng lo i ườ ọ ắ ườ ạMOS. Tên g i MOS đ c vi t t t t ba t ti ng ọ ượ ế ắ ừ ừ ếAnh là: Metal - Oxide - Semiconductor.

• Transistor tr ng MOS có hai lo i: transistor ườ ạMOSFET có kênh s nẵ và transistor MOSFET kênh c m ngả ứ . Trong m i lo i MOSFET này l i ỗ ạ ạcó hai lo i là kênh d n lo i P và kênh lo i N.ạ ẫ ạ ạ

C u t oấ ạ c a MOSFET kênh s nủ ẵ • Transistor tr ng MOSFET kênh s n còn g i là ườ ẵ ọ

MOSFET-ch đ nghèoế ộ (Depletion-Mode MOSFET vi t ết t là DE-MOSFET).ắ

• Transistor tr ng lo i MOS có kênh s n là lo i transistor ườ ạ ẵ ạmà khi ch t o ng i ta đã ch t o s n kênh d n.ế ạ ườ ế ạ ẵ ẫ

Nguyên lý ho t đ ngạ ộ• Khi transistor làm vi c, thông th ng c c ngu n S đ c ệ ườ ự ồ ượ

n i v i đ và n i đ t nên Uố ớ ế ố ấ S=0.

• Các đi n áp đ t vào các chân c c c a G và c c máng D ệ ặ ự ử ựlà so v i chân c c S. ớ ự

• Nguyên t c cung c p ngu n đi n cho các chân c c sao ắ ấ ồ ệ ựcho h t d n đa s ch y t c c ngu n S qua kênh v ạ ẫ ố ạ ừ ự ồ ềc c máng D đ t o nên dòng đi n Iự ể ạ ệ D trong m ch c c ạ ựmáng.

• Còn đi n áp đ t trên c c c a có chi u sao cho ệ ặ ự ử ềMOSFET làm vi c ch đ giàu h t d n ho c ch đ ệ ở ế ộ ạ ẫ ặ ở ế ộnghèo h t d n.ạ ẫ

• Nguyên lý làm vi c c a hai lo i transistor kênh P và ệ ủ ạkênh N gi ng nhau ch có c c tính c a ngu n đi n cung ố ỉ ự ủ ồ ệc p cho các chân c c là trái d u nhau.ấ ự ấ

• Đ c tính truy n đ t: Iặ ề ạ D = f(UGS) khi UDS = const

Nguyên lý ho t đ ngạ ộ

Đ c tuy nặ ế

a. H đ c tuy n đi u khi n Iọ ặ ế ề ể D = f(UGS) khi UDS không đ iổb. H đ c tuy n ra Iọ ặ ế D = f(UDS) khi UGS không đ iổ

C u t oấ ạ c a MOSFET kênh c m ngủ ả ứ

• Transistor tr ng lo i MOS kênh c m ng còn g i là ườ ạ ả ứ ọMOSFET ch đ giàuế ộ (Enhancement-Mode MOSFET vi t t t là E-MOSFET)ế ắ .

• Khi ch t o MOSFET kênh c m ng ng i ta không ch ế ạ ả ứ ườ ết o kênh d n. ạ ẫ

• Do công ngh ch t o đ n gi n nên MOSFET kênh c m ệ ế ạ ơ ả ảng đ c s n xu t và s d ng nhi u h n.ứ ượ ả ấ ử ụ ề ơ

Nguyên lý ho t đ ng E-MOSFETạ ộ• Nguyên lý làm vi c c a lo i kênh P và ệ ủ ạ

kênh N gi ng h t nhau ch khác nhau v ố ệ ỉ ềc c tính c a ngu n cung c p đ t lên các ự ủ ồ ấ ặchân c c. ự

• Tr c tiên, n i c c ngu n S v i đ và n i ướ ố ự ồ ớ ế ốđ t, sau đó c p đi n áp gi a c c c a và ấ ấ ệ ữ ự ửc c ngu n đ t o kênh d n. ự ồ ể ạ ẫ

MOSFET Summary

MOSFET type Vgs >0 Vgs =0 Vgs <0

N-Channel DE-MOSFET ON ON OFF

N-Channel E-MOSFET ON OFF OFF

P-Channel DE-MOSFET OFF ON ON

P-Channel E-MOSFET OFF OFF ON

Cách m c MOSFETắ

• Có 3 cách m c, t ng t nh JFETắ ươ ự ư• 2 cách thông d ng nh t là c c D chung và ụ ấ ự

c c S chung.ự

Phân c c JFET và DE-MOSFET ựđi u hành theo ki u hi mề ể ế

Phân c c c đ nhự ố ị

VGG+-

+VDD

RD

iD

D

S

GiG

Phân c c t đ ngự ự ộ ID(mA)

VGS(V)

0VGS(Off)

Q

VGSQ

IDSS

RG

+VDD

RD

iD

D

S

GiG

IDQ

Đ ng phân c cườ ự

D GSS

1I V

R= −

RSiS

Phân c c b ng c u chia đi n thự ằ ầ ệ ế ID(mA)

VGS(V)

0VGS(Off)

Q1

VG

SQ1

IDSS

R2

+VDD

RD

iD

D

SG

iG

ID1

GD2

S2

VI

R=

RSiS

R1

RS2

RS1>RS2

VG

Q2

VG

SQ2

ID2 GD1

S1

VI

R=

GS G S DV V R I= −

DE-MOSFET đi u hành ki u tăngề ể

Phân c c b ng c u chia đi n thự ằ ầ ệ ế ID(mA)

VGS(V)

0

VGS(Off)

10.67

R2

+VDD=+18V

RD

iD

D

SG

iG

RSiS

R1

Q

VG

7.6110M

10M

1.8k

150Ω

iDSS=6mAVGS(Off)=-3V

-3V1

1.5-1

10

IDQ

VG

SQ

Phân c c b ng m ch h i ti p ự ằ ạ ồ ếđi n thệ ế

+VDD

RD

iD

D

SG

iG

RG

iDSS

M ch phân c c E-MOSFETạ ự

Phân c c b ng h i ti p đi n thự ằ ồ ế ệ ế

+VDD

RD

iD

D

SG

iG

RG

ID(mA)

VGS(V)0 VGS(th) VDD

Q

DD

D

V

R

VGSQ

IDQ

Phân c c b ng c u chia đi n thự ằ ầ ệ ế

R2

+VDD

RD

iD

D

SG

iG

RSiS

R1

ID(mA)

VGS(V)0 VGS(th)VG

Q

G

D

V

R

VGSQ

Đ c tuy n truy nặ ế ề

Đ ng phân c cườ ự

IDQ