POLITECNICO DI MILANO BiRF: un filtro hardware per la BiRF: un filtro hardware per la rilocazione dinamica online dei rilocazione dinamica online dei bitstream per la bitstream per la riconfigurazione parziale riconfigurazione parziale Relatore: prof. Donatella Sciuto Correlatore: ing. Marco Domenico Santambrogio Tesi di Laurea di: Massimo Morandi Marco Novati
This document is posted to help you gain knowledge. Please leave a comment to let me know what you think about it! Share it to your friends and learn new things together.
Transcript
POLITECNICO DI MILANO
BiRF: un filtro hardware per la BiRF: un filtro hardware per la rilocazione dinamica online dei rilocazione dinamica online dei
bitstream per la riconfigurazione bitstream per la riconfigurazione parzialeparziale
Relatore: prof. Donatella SciutoCorrelatore: ing. Marco Domenico Santambrogio
Tesi di Laurea di:Massimo Morandi
Marco Novati
2
SommarioSommarioObiettivo del lavoroPremesse
Riconfigurazione dinamica parziale internaStruttura a colonne e indirizzamento FPGA XilinxOrganizzazione bitstream di configurazione
La rilocazioneIl concetto di rilocazioneRilocazione applicata alla riconfigurazione interna
BiRFDa REPLICA a BiRFStruttura e funzionamento di BiRFDati di sintesiRisultati sperimentali
Conclusioni e sviluppi futuri
3
Obiettivo del lavoroObiettivo del lavoro
Obiettivo: ridurre l'uso di memoria per i bitstream in sistemi che implementano riconfigurazione dinamica parziale interna basata su colonne
Metodo: tecnica di rilocazione dei bitstream
Strumento: filtro hardware creato ad-hoc per rilocare i bitstream direttamente su FPGA
BiRF è lo strumento creato a tale scopo e validato all'interno dell'architettura YaRA
Rilocazione dei bitstream durante il download su scheda
Compatibile con Virtex, Virtex-E
BiRF:
Reimplementazione ed estensione di REPLICA
Applicato alla riconfigurazione interna
Compatibilità estesa alle Virtex-II Pro
Permette di memorizzare nel sistema un solo bitstream per funzionalità
10
Struttura e funzionamento di Struttura e funzionamento di BiRFBiRF
Target Col: colonna iniziale di destinazione del modulo
Chip Cols, Chip RAMs, RAM Space: parametri della scheda
DATA_IN: bitstream da rilocare a blocchi da 32 bit
DATA_OUT: bitstream rilocato a blocchi da 32 bit
11
Struttura e funzionamento di BiRF: ParserStruttura e funzionamento di BiRF: Parser
12
Dati di sintesiDati di sintesi
L'occupazione di BiRF su tre differenti FPGA risulta:
Accettabile per un'architettura riconfigurabile
Migliorabile con ottimizzazioni mirate a una FPGA
Le massime prestazioni teoriche di BiRF sono:
13
Risultati sperimentaliRisultati sperimentali
Throughput su scheda: 2,05 MB/s
14
Conclusioni e sviluppi futuriConclusioni e sviluppi futuri
Obiettivi raggiunti:
BiRF può essere effettivamente sfruttato per la riconfigurazione dinamica parziale interna
Permette un notevole risparmio di memoria grazie alla rilocazione
Dynamic Reconfiguration: Core Relocation via Partial Bitstreams Filtering with Minimal Overhead, International Symposium on System-on-Chip, Tampere 2006