Szekvenciális hálózatok

Szekvenciális áramkörök

Szekvenciális áramkörök/ sorrendi hálózatok :

a rendszer állapota a korábbi állapotoktól is függ!

JK és D tárolók pl. a legegyszer¶bb szekvenciális áramköröknek.

uee12 12 1 / 82

Szekvenciális áramkörök Shift regiszterek

Shift regiszterek

JK �ip-�opokban tárolt bitek mozgatása, rendezett bitsorozat léptetése:shift regiszterek (shift: eltolás)

Számolás is: jobbra/balra eltolás 2-vel szorzás ill. osztás!

uee12 12 2 / 82


Shift regiszter D kapukból:

uee12 12 3 / 82


Shift regiszter JK �ip-�op kapukból:

uee12 12 4 / 82


Shift regiszter id®diagrammja:

uee12 12 5 / 82


Shift regiszter m¶ködés:

t1: adatbemenet beíródik az els® A kapuba

t2: QA átíródik B-be, az adatbemenet az A-ba

t3: ismétl®dik, QB beíródik C -be

kapuk késleltetése: az adatok átírása nem azonnal történik!

Soros be/soros ki shift regiszter:

adatokat tárol / léptet

FIFO tároló

Lehetséges a bemenet és a kimenet léptetése különböz® órajelel! (Mérésiadatok gyors beolvasása és lassú kiolvasása)

uee12 12 6 / 82


Párhuzamos be/soros ki shift regiszter

Párhuzamos be/soros ki shift regiszter (PISO, parallel-in serial�out shiftregiszter):

adatok beírása párhuzamosan egyszerre,

kiolvasás a shift regisztert léptetve sorosan.

Párhuzamos formában (pl. CPU regiszter, busz kimenet) érkez® adatoksoros átalakítása!

uee12 12 7 / 82


D tárolókból felépített 3 tagú PISO:

ÉS-VAGY adatválasztók (1 bites multiplexer) a beírás ill. a shift funkciókközött.

Beolvasás: SHIFT/LD = 0, az adatok párhuzamos DA,DB ,DC bemenetr®lolvasódnak be

uee12 12 8 / 82


Normál shift regiszter:

SHIFT/LD = 1

uee12 12 9 / 82


PISO id®beli diagramm:

uee12 12 10 / 82


PISO id®beli m¶ködés:

Parallel beolvasás a DA,DB ,DC párhuzamos bemenetr®l, SHIFT/LD = 0+ órajel felfutása

SHIFT/LD = 1: az egyes fokozatok az órajelek felfutásakor átléptetik azadatokat

SI és SO be- és kimenet: kaszkádolását, tetsz®leges méret¶ párhuzamosbe/soros ki shift regiszter.

uee12 12 11 / 82


Soros be/párhuzamos ki shift regiszter

Soros be/párhuzamos ki shift regiszter (SIPO, Serial-in, parallel-out shiftregiszter): a bemeneti adatok folyamatos léptetése

Soros formában érkez® adatok párhuzamos átalakítása

uee12 12 12 / 82


A SIPO D tárolókból:

uee12 12 13 / 82


Id®beli diagramm:

Az egyes fokozatok az órajalek felfutásakor léptetik át az adatokat

uee12 12 14 / 82


Általános célú 3 bites jobbra-balra shiftel®, párhuzamos beírással isrendelkez® áramkör:

uee12 12 15 / 82


Általános célú 3 bites jobbra-balra shiftel®, párhuzamos beírással isrendelkez® áramkör:

Jobbra-balra eltolás: L/R vezeték

Párhuzamos beírás a DADBDC bemenetekr®l: SH/LD

Ha SH/LD = 0 + R és L tiltva + load kapuk engedélyezve: DADBDC

bemenek a következ® CLK órajelre beolvasódnak

uee12 12 16 / 82

Szekvenciális áramkörök Bináris számlálók

Bináris számlálók

Bináris számlálás pl. 4 bitre

D0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1D1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1D2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1D3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

Egy adott helyiérték: az eggyel kisebb helyiérték változásának felével�oszcillál�

uee12 12 17 / 82


Számláló id®diagrammja:

uee12 12 18 / 82


JK �ip-�op pontosan ilyen, ha J=K=1

uee12 12 19 / 82


Aszinkron számlálók

Negatív élvezérlés¶ JK �ip-�opok egymás utáni kötve (órajel az el®z® Q

kimenetr®l): számláló áramkör

uee12 12 20 / 82


Id®diagram:

Els® �ip-�op pozítív élvezérlés¶, a többi �ip-�op negatív élvezérlés¶.

Az órajel kitöltése < 50% , alakja nem számít!

uee12 12 21 / 82


Lefele számláló számláló:

csak pozítív élvezérlés¶ �ip-�opok + órajeleket az el®z® Q-re kötve:

uee12 12 22 / 82


Id®diagram:

uee12 12 23 / 82


Aszinkron számlálás:

Kimeneten id®ben furcsa hullámzás (ripple) a számlálás során!

Q kimeneten 1-0 átmenet: következ® �ip-�op átvált

Átváltás a JK �ip-�op késleltése után: az átváltások id®ben elcsúsznak,aszinkron számlálóknak:

uee12 12 24 / 82



E�ektus er®södik az LSB - MSB irányba

Nem a tiszta 0111→ 1000 átmenet, hanem0111→ 0110→ 0100→ 0000→ 1000 állapotok (decimálisan7→ 6→ 4→ 0→ 8) uee12 12 25 / 82



Pl. logikai áramkör (gyorsabb, mint egy JK) detektálja a számláló 0állapotát: rövid ideig hamis jelzés!

pl. egy RS tároló hamis triggerelése

Logikai hazárdok tipikus esete: órajel elegend®en alacsony frekvenciájú kell,hogy legyen.

uee12 12 26 / 82


Szinkron számlálók

Csúszás oka: késik az órajel

Megoldás: minden JK bemenetére egyid®ben ugyanaz az órajel + a J és Kbemenet ügyes kapcsolgatása:

uee12 12 27 / 82


Szinkron számlálók

4 bites szinkron felfelé számláló: minden fokozaton a J és K az ÉSáramkörrel engedélyezi az átváltást, ha kell (az el®z® fokozat 1).

MSB (negyedik) �ip-�op bemeneti ÉS kaput: kicserélhet® 3 bemenet¶ ÉSkapura (bemeneteket Q0Q1Q2-n):az áramkör késleltetése egy kapuval kisebb

uee12 12 28 / 82


Szinkron lefele számláló:

uee12 12 29 / 82


4 bites szinkron fel-le számláló:

Számlálás iránya: fel/le (Up/Down) vezeték

Minden bit: két ÉS + VAGY áramkör, 1 bites demultiplexer

uee12 12 30 / 82


Felfele:

Up/Down aktív, logikai 1:

Az alsó ÉS kapuk inaktívak, fels® ÉS kapukon a jel a normál szinkronszámlálóval megegyez® utat jár be.

uee12 12 31 / 82


Lefele:

Up/Down vonal logikai 0

Fels® ÉS kapuk inaktívak, az alsók a lefele számlálás logikáját engedélyezik:

uee12 12 32 / 82


Modulo N számlálók, álvéletlen generátorok

Korábbi számlálók: mind kettes számrendszerben!

Más számrendszer: modulo N számláló

Pl. 10-es számrendszer: 4 bit, de csak a 0-9 állapotokat.

BCD (Binary-coded decimal) kódolás

uee12 12 33 / 82


Aszinkron számláló + ÉS kapu:

10-es értéket elérve reset-eli magát a számláló

uee12 12 34 / 82


Id®diagramm

Ha a számláló eléri a 10-et, az ÉS kimenete 1, a reset vezeték aktivizálódika számláló visszaáll

Reset vezeték csak rövid ideig aktív ( JK �ip-�op nullázódási id®)

Tetsz®leges N számrendszerben számoló számlálók: �gyelni kell azid®zítésre.

uee12 12 35 / 82


Kvázi-véletlenszám generátor:

N elem¶ shift regiszter bemenetére visszavezetve a regiszter néhánybitjének (átvitel nélküli) összegeAz áramkör XOR kapun keresztül csatolja vissza a biteket a bemenetre:

uee12 12 36 / 82


QA QB QC QD

0 0 0 1

1 0 0 0

0 1 0 0

0 0 1 0

1 0 0 1

1 1 0 0

0 1 1 0

1 0 1 1

0 1 0 1

1 0 1 0

1 1 0 1

1 1 1 0

1 1 1 1

0 1 1 1

0 0 1 1

0 0 0 1

.

.

.

uee12 12 37 / 82


Kvázi-véletlenszám generátor:

0000 állapot: �xpontEgyébként: a rendszer minden állapoton átmegyKülönböz® shift regiszter hosszak: különböz® visszacsatolási pontok amaximális ciklushosszhozPl. 16 fokozatnál a (16, 15, 13, 4) vagy a (16, 14, 13, 11) (összesen 26verzió).32 fokozatnál 89 lehetséges kombináció , pl. (32, 31, 30, 10), (32, 31, 29,1) vagy (32, 31, 26, 18).Minden fokozatszámnál létezik legalább egy megoldása a feladatnak!

uee12 12 38 / 82


Minden bináris érték megjelenik: speciális számláló!Egyes bitek ugyanannyiszor vesznek fel 0 vagy 1 értéket!Látszólag véletlenszer¶: kvázi-véletlenszám generátorKimenet nem igazi véletlen (algoritmus, periódikusan ismétl®dik, maximális1-es sorozat hossza: fokozatok száma).RANDOM, RND, rand(), rnd() stb. véletlenszám-függvények szoftveresenezt az algoritmust használják!

uee12 12 39 / 82

Szekvenciális áramkörök Digitális memória áramkörök

Digitális memória áramkörök

Nagy számú bit (0 vagy 1) tárolása és eléréseDigitális adatok:

az analóg memóriánál ellenállóbb a zajra és az adatvesztésre

tömörítés

hibajavítás (pl. paritás, checksum)

általában véletlenszer¶ hozzáférés

uee12 12 40 / 82


Digitális memória áramkörök

Tárolás az adattároló egy adott területén: cím (az adott tárolt értéksorszáma)Egy címen több bitet is tárolhatunk pl. 8, 16 vagy 32 bitet

Két f® memóriafajta:

csak olvasható (Read-Only Memory, ROM)írható-olvasható, véletlenszer¶en elérhet® memóriát (Random AccessMemory, RAM)Ki-bekapcsolás után adatokat felejt® és nem felejt® verzió.

uee12 12 41 / 82


Írható-olvasható memória 1 bit:

logika: D tároló

uee12 12 42 / 82


Írható-olvasható memória több egység:

címzésHáromállapotú kimenet: közös buszvezetékÍrást/olvasás: Write vezeték

M¶ködés: cím engedélyez® Enable vezeték

uee12 12 43 / 82


Nagyobb memória:

n→ 2n dekódoló a cím engedélyez® vezetéken16 bites memória

N bit: 2N dekódolt kimenetetValódi memóriacellák szervezése oszlop-sor felépítés¶.

uee12 12 44 / 82

Szekvenciális áramkörök Memória áramkörök felépítése

Statikus memória

A D tárolókkal megvalósított rendszer: nagyon sok kapu, alkatelem, nemhatékony!

uee12 12 45 / 82


1 bit tárolása:

két inverter, bistabil multivibrátor (4 tranzisztor) + oszlop/sor szervezés¶vezérléssel (2 tranzisztor)Q1-Q2 és Q3-Q4: inverterQ5-Q6: vezérlésKiolvasás/beírás a BL− BL vonalakkal

Statikus memória: pl. a processzorok gyorsítótárjaiAsszociatív memória: címzés a tartalommal!

uee12 12 46 / 82


Dinamikus memória

1 bit: tárolása kondenzátorral.Tranzisztorral sorbakötve: feltöltés (logikai 1) / kisütés (logikai 0)Felejtés: kiolvasás után általában automatikusan visszaírás, rendszeresperiódikus frissítés!

uee12 12 47 / 82


Több cella: oszlop-sor elrendezés

uee12 12 48 / 82


Dinamikus memória: csak két alkatelem, több tároló egység, kisebbfogyasztás (statikus típushoz képest).

Hátrány:

frissítés (IBM PC-ben minden memóriablokkot 4 ms-onként ki kellettolvasni, DMA)

lassabb, mint a statikus memóriák

uee12 12 49 / 82


Flash memória

MOS-FET kapuelektróda-szer¶ kapacitás tárolja az információt.

Az elektróda nincs elektromos kontaktusban semmivel.

Töltés: a fels® elektróda magas feszültségével, alagúte�ektussal!Néhány tíz atomnyi szigetel® réteg, tipikus térer®sség 250kV/cm

Néhány száz elektron tárolja az információt.

uee12 12 50 / 82


Flash memória

0-1 (két feszültségszint) SLC mód (single level cell, egyszintú cella)

Több bit egy cellában (pl. 4 szint 2 bit) - MLC mód (multi level cell,többszintes cella). Bonyolult szervezés, érzékenyebb a hibákra.

Töltés szigetelésen keresztüli átvezetése: a cella �öregszik�.

Max. néhány 10000 írási ciklus!

Memória blokk szervezése: írni csak egy teljes blokkot lehet egyszerre!

Ügyes tárterület szervezés, kiegyenlített használat, tartalék blokkok.

uee12 12 51 / 82

Szekvenciális áramkörök Véges állapotú automata

Véges állapotú automata

Bonyolult áramkör �de�níciója�: m¶ködése csak nehezen (vagy nem!)található ki, sokáig kell a m¶köd® áramkört meg�gyelni, hogy egyáltalántippelhessünk a m¶ködési elvére, felépítésére.

Álvéletlen generátor: bonyolult áramkörök egyszer¶ kapcsolásbólvisszacsatolással.

uee12 12 52 / 82


Álvéletlen generátor általános formában:

a D tárolók egy 16x4 bites ROMot címeznek (álvéletlen generátor adataival)

ROMot programozni kell!

uee12 12 53 / 82


Véges állapotú automata (Finite State Machine, FSM):

egy tároló rögzíti a rendszer állapotát, és az az esetleges bemenetekkelegyütt egyértelm¶en meghatározza a következ® állapotot

uee12 12 54 / 82


FSM b®vítve: 8 bites D tároló és memória + bemenetek:

uee12 12 55 / 82


FSM

D0 − D3: ROM visszacsatolás

D4 − D7: küls® bemenetekNagyobb szabadsági fokú rendszer: bemenetek pl. kapcsolóból vagydigitális szenzorból.Vezérlik az automata állapotait

D4 − D7 ROM kimenetek: valódi kimenetek

uee12 12 56 / 82


Jelz®lámpa vezérlés véges állapotú automatával

Pl.: közlekedési jelz®lámpa:

Küls® x jel:x=0: sárga villogó üzemx=1 a normál m¶ködés (piros, piros-sárga, zöld, sárga)

uee12 12 57 / 82


Állapot-diagramm:

uee12 12 58 / 82


Fizikai megvalósítás:

JK �ip-�opok + kombinációs logikai áramkörMinden lámpához egy JK-t (5 állapot, legalább 3 bites tároló)Q vonalak is visszacsatolva a kombinációs áramkörre:

uee12 12 59 / 82


Az X0...Xm vezérl® vonalakból csak az X0-t használjuk.

Rendszer igazságtáblája:

n-edik állapotból X függvényében milyen n + 1-edik állapot következik.

Ez valójában a �programozás�:

x : nem számít az adott bit

uee12 12 60 / 82


JK �ip-�op igazságtáblázat + tábla:

kombinációs logikai hálózat függvényei

Jp = X · Qz

Kp = Qs

Js = X + Qp + Qz

Ks = 1

Jz = Qp · Qs

Kz = 1

uee12 12 61 / 82


A kész áramkör:

3 JK + 4 logikai kapu:

uee12 12 62 / 82

Szekvenciális áramkörök Aritmetikai-logikai egység

Aritmetikai-logikai egység

FSM + végtelen nagy memória: Turing-gép, minden program lefuttatható

FSM rendszer kombinációs hálózatának megtervezése bonyolult: általánoscélú hálózat, CPU!

Összeadó áramkör: két számot összeadása.

Kivonás: negálás + összeadás

pl. 4 bites tárolásnál 210 = 0010,de�níció: −210 = 1110210 + (−210) = 0 = (1)0000, túlcsordulásezért a 4 bites szóban csak 0000 marad.

Szorozás/osztás bitenkénti jobbra-balra eltolás

uee12 12 63 / 82


M¶veletek operandusokon:

pl. két memóriarészt a regiszternek

Különböz® m¶veletek a regisztereken: aritmetikai-logikai egység(Arithmetic Logic Unit, ALU)

uee12 12 64 / 82


ALU 1 bites szelete:

uee12 12 65 / 82


ALU 1 bites szelete:

Ai és Bi : A és a B i -edik bitjei.

Minden m¶velet végrehajtódik!

Az utasításregiszter I2I1I0 vonalai a multiplexeren keresztül kiválasztják akimeneti bitet, ami a órajel váltásakor bekerül az Ai regiszterbe.

uee12 12 66 / 82


M¶veletek:

m¶veletCLA A regiszter törlésCMA A komplementere (0-1 felcserélése)AND ÉS m¶velet A ∧ BIOR VAGY m¶velet A ∨ BRAL A bitenkénti eltolása balra (szorzás 2-vel)RAR A bitenkénti eltolása jobbra (osztás 2-vel)ADD összeadás A+ B

LD olvasás az adatbuszról az A regiszterbe

Tri-state/high-Z kapu segítségével az A regiszter tartalmát kiírhatjuk azadatbuszra.

uee12 12 67 / 82


Soros ALU:

shift regiszterekkel.

1 bites m¶veletvégz® egység + memória (pl. átvitel/carry bit)

Tetsz®leges bitszám, de lassabb a párhuzamosnál.

uee12 12 68 / 82

Szekvenciális áramkörök Számítógépek felépítésének vázlata

Számítógépek felépítésének vázlata

Neumann-felépítés¶ számítógép struktúrája:

uee12 12 69 / 82


CONTROL UNIT: vezérlés órajellel.

Írható/olvasható memória: kiinduló program + adatok (betöltve)

I/O: IN és OUT cella a memóriában

uee12 12 70 / 82


Fetch fázis:

PC (program counter) által megadott memóriacellából beolvassa azutasítás+kapcsolódó cím adatot az IR (instruction register) utasításregiszterbe.

Execute fázis:

ALU végrehajtja az utasítást az A és B regiszterek között.

Az A és B regiszterek tartalmát feltölthetjük a memóriából ill. tárolhatjuk atartalmat a memóriába.

Az A regiszter tartalmát az RA regiszterbe is áttölthetjük.

uee12 12 71 / 82


ALU m¶velet után:

a processzor a PC értékét vagy az IR, az ALU által beállított RA állítja be(multiplexer választja ki, amit az utasítás egyik bitje vezérel)

Ugrás a programban!

A Neumann elv: a memóriában az adatok+ program

uee12 12 72 / 82


Egyik els® mikroprocesszor, a 4 bites 4004 blokkvázlata

uee12 12 73 / 82


Komplex egy chip-es mikroszámítógépek:

pl. 8 lábú IC tokozással ATtiny45: A/D konverter, 4kbyte memória, órajelgenerátor, id®zít® stb. + egy 20 MHz-es 8 bites CPU

uee12 12 74 / 82


ATtiny45

uee12 12 75 / 82

Szekvenciális áramkörök Információátvitel

Információátvitel

Digitális információnak továbbítása:

párhuzamos mód:a bitek egyszerre kerülnek átvitelre a buszon keresztül (pl. 4, 8, 16,32, 64 bit).a feszültségszintek jól meghatározottakaz átvitelt vezérl®vezetékek szabályozzáktri-state kimenetek.

soros átvitel:kimeneten pl. párhuzamos be/soros ki shift regiszterbemeneten pl. soros be/párhuzamos ki átalakítás

uee12 12 76 / 82


Soros átvitel:

kevesebb vezeték, id®ben lassabb.Egy áramkörön, készüléken belül általában párhuzamos átvitelSATA csatlakozó: ez nagysebesség¶ soros adatátvitel (zavarvédettség miatthasználható gyorsabb órajel kompenzálja a kevesebb vezetéket).

uee12 12 77 / 82


A kommunikációs szabványok szabványosítják a csatlakozókat, azoklábkiosztását, megadják a jelek feszültségszintjeit és id®beli paramétereit,végül szabványosítják az adatátvitel lefolytatásának módját (kapcsolatkiépítés, vezérlés, bontás).

uee12 12 78 / 82


Szimplex átvitel:

uee12 12 79 / 82


Duplex (kétirányú) átvitel (half-duplex, full duplex)

uee12 12 80 / 82


Soros kommunikáció:

vezeték és a földelés (árnyékolás) közötti szórt kapacitás gondot okoz:

Jelvezeték véges ellenállása + a szórt kapacitás ≈ RC aluláteresz®,korlátozza a maximális sebességet.

uee12 12 81 / 82


Szórt kapacitások csökkentése:

di�erenciális vonali meghajtással:

A szórt kapacitások sorba vannak kötve!Csavart érpár (zavarvédelem), pl. UTP.

uee12 12 82 / 82

Szekvenciális hálózatok

Documents