SoC-Integration der multigranular- adaptiven Hardware-Architektur HoneyComb Alexander Thomas, Jürgen Becker Alexander Thomas, Jürgen Becker Institut für Technik der Informationsverarbeitung (ITIV) ( ) Universität Karlsruhe (TH) Prof. Dr.-Ing. Klaus Müller-Glaser Prof. Dr.-Ing. Jürgen Becker
26
Embed
SoC-Integration der multigranular- adaptiven Hardware ... · SoC-Integration der multigranular-adaptiven Hardware-Architektur HoneyComb Alexander Thomas, Jürgen BeckerAlexander Thomas,
This document is posted to help you gain knowledge. Please leave a comment to let me know what you think about it! Share it to your friends and learn new things together.
Transcript
SoC-Integration der multigranular-adaptiven Hardware-Architektur HoneyComb
Alexander Thomas, Jürgen BeckerAlexander Thomas, Jürgen Becker
Institut für Technik der Informationsverarbeitung (ITIV)( )Universität Karlsruhe (TH)
Prof. Dr.-Ing. Klaus Müller-GlaserProf. Dr.-Ing. Jürgen Becker
Übersicht
HoneyComb ArchitekturHoneyComb-Architektur
Compiler/Mapping Tools
S C fi ti G tSuper-Configuration-Generator
Systemintegration
A d b i i lAnwendungsbeispiele
Zusammenfassung und Ausblick
HoneyComb-Architektur - Übersicht
Arraybasierte rekonfigurierbare ArchitekturHexagonale ZellstrukturDrei verschiedene Zelltypen:
Offline Mapper und Configuration-Template-Generator
Basierend auf HCL-BeschreibungenGenerierung von binärem Maschinencode (Configuration-Templates)
Abbildungsprozess realisiert durch einen ÜbersetzerErzeugt Assembler-Code für feste RTL-KonfigurationI l i iImplementierung ist umgesetztDerzeit: Abbildung basierend auf homogenem RTL-Template
Configuration Template GenerierungConfiguration-Template-Generierung …Derzeit noch in ArbeitGenerierung von Regeln für die Online-Transformationen der Configuration-PatternsConfiguration-Constraints: Takt, Performanceg ,Configuration-Template:
- Container für Ausführbaren Code, Transformationsregeln, Runtime Constraints
HoneyComb-Assembler (HCA)
Native-AssemblerStrukturelle BeschreibungsspracheNaturgemäß sehr hardwarenah
.DPHC
CGBIN 0 ALU0
CGBIN 1 ALU0
CGBIN 2 ALU0
Beschreibungen sind RTL-abhängigSchlechte Lesbarkeit
- Für große Anwendungen ungeeignetD i Kl I t kti
CGBIN 3 ALU0
CGMOUT 0 REG0
CGMOUT 1 REG1
FGBREG 0 ALU0.0, LUT0Drei Klassen von Instruktionen
- Routinginstruktionen- Konfigurationsbefehle für Zellen- Befehlssatz des IOHC-µControllers
Gesucht: Methodik zur Beherrschung der ‚unüberschaubaren‘ Anzahl der Parameter
AnsatzParameter lassen sich einfach in Tabellen darstellen und verwalten: MS ExcelSkriptbasierte Konsistenzprüfung (Excel VBA)Weiterhin Erzeugung einer Vollständigen Array-ParametrisierungHoneyComb Native Assembler mitintegriert – Berücksichtigung der RTL Konfiguration
Kompilierung ausgesuchter AnwendungenHCLHCLHCLA li ti
HCLApplication
HCLApplication
HCLApplication
A MCTGApplication Cfg FApplication Cfg EApplication Cfg DApplications Cfg CApplication Cfg BApplication Cfg A Kompilierung ausgesuchter AnwendungenTemplate wird bestmöglichst ausgenutzt
Ergebnis: Satz an RTL Konfigurationen für
HCLApplication
F
Application E
Application D
Application CBA
g gbestmögliche Applikationsausführung
Referenzkonfigurationen
SuperCfg Generator SuperCfg Generator erzeugt eine Obermenge der verfügbaren Konfigurationen
Super ConfigurationSuper RTL ConfigurationErgebnis: RTL Konfiguration zur optimalen Ausführung der ApplikationenWeitere iterative Schritte optional möglich …
Extraktion der Superkonfiguration (1)
Vereinfachte DarstellungErstellen einer Zellvorlage zur Generierung der RTL-KonfigurationAnwendungsabhängige Untersuchung benötigter Operationen, Quellen, Ziele, etc. je KomponenteInkrementelles Hinzufügen weiterer OperationenInkrementelles Hinzufügen weiterer OperationenAbbruch falls Ressourcenbedarf aller Applikationen gedeckt ist
ResultierendeApplikation A Applikation B
c
ResultierendeRTL Konfiguration
aa b
+
c b b
+
z
+
y
•
y
+,
z
•
yz
Extraktion der Superkonfiguration – Homogenes Arrays
Abbildung aller Applikationszellen auf eine Zielzelle: Homogene Arraykonfiguration
Applikation AHoneyComb-Architektur
IOHC IOHC IOHCDPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC DPHC DPHC
Zellausprägung mit allen benötigten
Features
DPHC DPHC DPHC DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHCApplikation BDPHC DPHC DPHC DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
Vorteile: Größte Flexibilität beim LaufzeitmappingEinfacher Applikationsentwurf
IOHC IOHC IOHCDPHC DPHC DPHC DPHC
Einfacher ApplikationsentwurfNachteil: Randgebiete nutzen die Ressourcen schlechter aus
Extraktion der Superkonfiguration – Inhomogene Arrays
Abbildung der Applikationszellen positionsbedingt: Inhomogene Arraykonfiguration
Applikation A Anwendung der HoneyComb-Architektur
IOHC IOHC IOHCDPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC DPHC DPHC
Applikation A
DPHC DPHC DPHC DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHCApplikation BDPHC DPHC DPHC DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
IOHC IOHC IOHCDPHC DPHC DPHC DPHC
Extraktion der Superkonfiguration – Inhomogene Arrays
Abbildung der Applikationszellen positionsbedingt: Inhomogene Arraykonfiguration
Applikation AHoneyComb-Architektur
IOHC IOHC IOHCDPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC DPHC DPHC
DPHC DPHC DPHC DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHCApplikation BDPHC DPHC DPHC DPHCAnwendung der
A lik ti BDPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
Applikation B
IOHC IOHC IOHCDPHC DPHC DPHC DPHC
Extraktion der Superkonfiguration – Inhomogene Arrays
Abbildung der Applikationszellen positionsbedingt: Inhomogene Arraykonfiguration
Applikation AHoneyComb-Architektur
IOHC IOHC IOHCDPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC DPHC DPHCAnwendung beider
Applikationen
DPHC DPHC DPHC DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHCApplikation BDPHC DPHC DPHC DPHC
Applikationen
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
DPHC
Vorteile: Bestmögliche RessourcenausnutzungMinimaler Power und Flächenbedarf
IOHC IOHC IOHCDPHC DPHC DPHC DPHC
Nachteil: Komplexe Applikationserstellung auf vorhandener Hardware
… weitere Applikationen:iMDCT-Decoder, Cordic-Filter, FFT, …
Publikationen
Thomas, A.; Becker, J.: New Adaptive Multi-grained Hardware Architecture for Processing of Dynamic Function Patterns (Neue adaptive multi-granulare Hardwarearchitektur); In: it - Information Technology 49(3): 165, 2007
Thomas, A.; Becker, J.: Multi-grained Reconfigurable Harware Architecture with Online-Adaptive Routing TechniquesIn: IFIP International Conference on Very Large Scale Integration (IFIP VLSI SOC 2005) Perth Western Australia October 17 19 2005In: IFIP International Conference on Very Large Scale Integration (IFIP VLSI-SOC 2005), Perth, Western Australia, October 17-19, 2005
Thomas, A.; Becker, J.: Online-adaptive Reconfigurable Hardware Architecture and Runtime EnvironmentIn: IEEE International SOC Conference (SOCC2005), Dulles Airport, Washington, September 25-28, 2005
Thomas, A.; Becker, J.: Multi-grained Reconfigurable Datapath Structures for Online-Adaptive Reconfigurable Hardware ArchitecturesIn: IEEE Computer Society Annual Symposium on VLSI (ISVLSI 2005), Tampa, Florida, May 11-12, 2005
Becker, J.; Hübner, M.; Paulsson, K.; Thomas, A.: Dynamic Reconfiguration On-Demand: Real-time Adaptivity in Next Generation Microelectronics; ReCoSoc2005, Montpellier, France, 2005
Thomas, A: Design of a Dynamic Reconfigurable Multi-Grained Hardware Architecture with Adaptive Runtime RoutingIn: PhD-Forum, Field-programmable Logic and its applications (FPL 2005), Antwerpen, August 2004
Thomas, A.; Zander, T.; Becker, J.: Adaptive DMA-based I/O Interfaces for Data Stream Handling in Multi-grained Reconfigurable HardwareThomas, A.; Zander, T.; Becker, J.: Adaptive DMA based I/O Interfaces for Data Stream Handling in Multi grained Reconfigurable Hardware Architectures In: Kongressbericht, Symposium on Integrated Circuits and Systems Design (SBCCI 2004), Porto de Galinhas, Pernambuco, Brazil, September 7-11, 2004
Thomas, A.; Becker, J.: Dynamic Adaptive Routing Techniques In Multigrain Dynamic Reconfigurable Hardware ArchitecturesIn: Kongressbericht, Field-programmable Logic and its applications (FPL 2004), Antwerpen, August 2004In: Kongressbericht, Field programmable Logic and its applications (FPL 2004), Antwerpen, August 2004
Thomas, A.; Becker, J.: Aufbau- und Strukturkonzepte einer adaptiven multigranularen rekonfigurierbaren HardwarearchitekturIn: Kongressbericht "17th International Conference on Architecture of Computing Systems (ARCS 2004)", Workshop "Dynamically Reconfigurable Systems", Augsburg, März 23-26, 2004
Zusammenfassung – Software Environment
Software-Status:HoneyComb-Language (HCL)Offline Mapper und Configuration-Template-Generator (MCTG)
- Erste Version des Compilers verfügbar (schwache Optimierung)- Derzeit: Codegenerierung ohne Hardware-Constraints
D b i d Si l i b (DSE)Debugging- und Simulationsumgebung (DSE)- HCViewer fertig implementiert- HCSim vorbereitet / derzeit Simulation über das VHDL-Modell
3. Projektphase:Dynamic Allocation and Distribution Manager (dADM)
- Implementierung am Ende der 3. Projektphase
Zusammenfassung und Ausblick
Die HoneyComb-Architektur Status:VHDL-Modell ist getestet und vorbereitet für die SoC-IntegrationSynthese und Layouterstellung für den SoC als letzte Arbeitschritte
Weitere AufgabenHierarchiegenerator – Auflösen des stark generischen Modells – In VollendungEntwicklung von Demonstrationsanwendungen in HCLAnhand der Ergebnisse Vergleiche mit existierenden Lösungen