1 Profesor Leopoldo Silva Bijit 19-01-2010 Introducción Sistemas Digitales I.1 Definición. Denominamos sistema digital a aquél que realiza operaciones mediante dígitos, los cuales usualmente se representan como números binarios. Las principales operaciones son: ingreso, procesamiento, transmisión, almacenamiento y despliegue de datos digitales. Los sistemas análogos representan las variables en forma continua, en el tiempo; los digitales en forma discreta. Los sistemas simbólicos emplean letras o iconos como símbolos no numéricos. Los sistemas análogos están siendo reemplazados por sistemas digitales, para esto las cantidades físicas en forma análoga, por ejemplo: sonidos, imágenes, voltajes, distancias, deben ser convertidas a representaciones digitales mediante técnicas de aproximación, empleando dispositivos de conversión análogo-digitales. Primero se toman muestras, luego se convierten las muestras en números. I.2 Diseño clásico y actual. El permanente cambio que tiene el estudio de sistemas digitales se debe principalmente a tres factores: la continua evolución de la tecnología digital que en menor tamaño coloca cada vez mayor número de componentes más rápidas; el desarrollo de herramientas de ayuda al diseño digital (CAD) que permiten enfrentar tareas extremadamente complejas; y las nuevas metodologías de desarrollo de software que facilitan el desarrollo de aplicaciones complejas con interfases visuales, como las herramientas CAD y los lenguajes de descripción de hardware (HDL). Las primeras metodologías de diseño digital, que podríamos denominar clásicas, permiten comprender los principios de funcionamiento de los sistemas digitales básicos, y pueden ser desarrolladas empleando papel y lápiz. Emplean los principios teóricos del álgebra de Boole y algoritmos de minimización. Sin embargo los algoritmos son de tipo no polinomial, y no pueden ser aplicados a situaciones de mediana complejidad (redes con más de 5 entradas), debido a su costo exponencial. Sin embargo, al ser posible enfrentar diseños digitales más complejos, debido a la tecnología, debieron desarrollarse nuevas heurísticas para representar sistemas digitales, minimizarlos, y poder implementarlos en base a bloques lógicos determinados. En estos nuevos
34
Embed
Sistemas Digitales - elo.utfsm.cllsb/elo211/clases/intro.pdf · 2 Sistemas Digitales Profesor Leopoldo Silva Bijit 19-01-2010 algoritmos, están basadas las herramientas CAD. Su exposición
This document is posted to help you gain knowledge. Please leave a comment to let me know what you think about it! Share it to your friends and learn new things together.
Transcript
1
Profesor Leopoldo Silva Bijit 19-01-2010
Introducción
Sistemas Digitales
I.1 Definición.
Denominamos sistema digital a aquél que realiza operaciones mediante dígitos, los cuales
usualmente se representan como números binarios. Las principales operaciones son: ingreso,
procesamiento, transmisión, almacenamiento y despliegue de datos digitales.
Los sistemas análogos representan las variables en forma continua, en el tiempo; los digitales
en forma discreta. Los sistemas simbólicos emplean letras o iconos como símbolos no
numéricos.
Los sistemas análogos están siendo reemplazados por sistemas digitales, para esto las
cantidades físicas en forma análoga, por ejemplo: sonidos, imágenes, voltajes, distancias, deben
ser convertidas a representaciones digitales mediante técnicas de aproximación, empleando
dispositivos de conversión análogo-digitales. Primero se toman muestras, luego se convierten
las muestras en números.
I.2 Diseño clásico y actual.
El permanente cambio que tiene el estudio de sistemas digitales se debe principalmente a tres
factores: la continua evolución de la tecnología digital que en menor tamaño coloca cada vez
mayor número de componentes más rápidas; el desarrollo de herramientas de ayuda al diseño
digital (CAD) que permiten enfrentar tareas extremadamente complejas; y las nuevas
metodologías de desarrollo de software que facilitan el desarrollo de aplicaciones complejas con
interfases visuales, como las herramientas CAD y los lenguajes de descripción de hardware
(HDL).
Las primeras metodologías de diseño digital, que podríamos denominar clásicas, permiten
comprender los principios de funcionamiento de los sistemas digitales básicos, y pueden ser
desarrolladas empleando papel y lápiz. Emplean los principios teóricos del álgebra de Boole y
algoritmos de minimización. Sin embargo los algoritmos son de tipo no polinomial, y no pueden
ser aplicados a situaciones de mediana complejidad (redes con más de 5 entradas), debido a su
costo exponencial.
Sin embargo, al ser posible enfrentar diseños digitales más complejos, debido a la
tecnología, debieron desarrollarse nuevas heurísticas para representar sistemas digitales,
minimizarlos, y poder implementarlos en base a bloques lógicos determinados. En estos nuevos
2 Sistemas Digitales
Profesor Leopoldo Silva Bijit 19-01-2010
algoritmos, están basadas las herramientas CAD. Su exposición y estudio corresponde a
disciplinas de programación, estructuras de datos y algoritmos.
Actualmente el diseño, la simulación y la implementación o síntesis de sistemas digitales se
realizan mediante complejos y numerosos algoritmos incrustados dentro de las herramientas
computacionales de apoyo al diseño.
I.3 Conceptos básicos en sistemas digitales.
Comenzaremos nuestro estudio desarrollando un ejemplo, a través del cuál se irán
introduciendo diversos conceptos que se expondrán, con más detalle, más adelante.
Sea un sistema con una entrada E y una salida S, como se muestra en la Figura I.1.
E S
Figura I.1
Las variables E y S sólo pueden tomar los valores discretos: 0, 1, 2, 3. Es decir son variables
discretas multivaluadas.
La relación entre E y S podemos describirla mediante una función, empleando la tabla o
mapeo, que se muestra en la Figura I.2.
E S
0 1
1 2
2 3
3 0
Figura I.2
También podemos describirla mediante la gráfica que se muestra en la Figura I.3. Puede
notarse que la gráfica no es continua, sólo están definidos puntos en la cuadrícula o reticulado
(lattice). Esto debido a que la definición de la función ya está digitalizada; es decir, representada
por números o dígitos, en sistema decimal, en el ejemplo.
Los puntos podrían ser el resultado de una discretización (tomando cuatro muestras en todo
el rango de variación) y cuantización (asignado los valores numéricos enteros 0, 1, 2 y 3, a los
diferentes niveles) de una señal análoga o continua.
Introducción 3
Profesor Leopoldo Silva Bijit 19-01-2010
E 1 2 3
S
1 2 3
Figura I.3
Codificación.
Se denomina codificación binaria al proceso de asignar un vector booleano a un símbolo o
valor de la variable multivaluada. Un vector booleano puede tener varias componentes, pero
sólo con valores 0 y 1 en sus componentes. Por ejemplo {0, 0} es un vector booleano en un
espacio bidimensional B2; y {0, 1, 0} es un vector en un espacio de tres dimensiones B
3. En el
espacio B2, se tienen cuatro puntos; en uno tridimensional se tienen 8 vectores diferentes.
De este modo la variable E, podemos representarla por un vector booleano en dos
dimensiones {E1, E0}, ya que E toma 4 valores solamente. Procediendo de este modo podemos
transformar el problema original en un sistema con variables booleanas. La Figura I.4 representa
el nuevo sistema digital binario:
E1 S1
E0 S0
Figura I.4
La asociación de los valores 0, 1, 2 y 3 con los vectores booleanos en B2, puede efectuarse de
diferentes maneras. Por ejemplo para el símbolo 0, podemos escoger una de las cuatro
siguientes: {0,0}, {0,1}, {1,0} y {1,1}. Luego para el 1, nos quedan tres posibles; para el 2 sólo
tendremos 2 posibles; y una para el símbolo 0. Es decir, 24 asignaciones de código diferentes.
La tabla de la Figura I.5 muestra seis elecciones de codificación binaria, en las cuales el código
para el símbolo 0 está formado por el vector {0,0}; existen 18 codificaciones adicionales que no
se muestran.
Valor C1 C2 C3 C4 C5 C6
0 00 00 00 00 00 00
1 01 01 10 10 11 11
2 10 11 01 11 01 10
3 11 10 11 01 10 01
Figura I.5
4 Sistemas Digitales
Profesor Leopoldo Silva Bijit 19-01-2010
La elección del código puede originar diferentes diseños del sistema, algunos con mayor
costo en componentes y posiblemente algún código que origine un diseño de mínimo costo.
Existen elementos teóricos para optimizar la lógica de un sistema multivaluado permitiendo
de este modo un nivel adicional de optimización; sin embargo en la mayoría de los casos la
codificación es realizada arbitrariamente, limitando la optimización a sistemas de lógica
bivaluada.
El código C1, tiene una interpretación numérica sencilla. Las secuencias de ceros y unos son
los equivalentes, en el sistema binario, del valor decimal.
Sistema numérico binario.
En el sistema numérico binario la base numérica es 2, y los dígitos sólo pueden ser 0 y 1. El
equivalente decimal N de un número binario de n dígitos: 1 2 2 1 0...n nd d d d d , se obtiene
empleando: 1 2 2 1 0
1 2 2 1 02 2 ... 2 2 2n n
n nN d d d d d
Así por ejemplo, la secuencia binaria: 111 interpretada como número binario equivale al
número siete decimal: 2 1 07 1 2 1 2 1 2 4 2 1
Los números con dos dígitos binarios permiten representar 4 cifras decimales. Conociendo
los tres dígitos binarios, de un número binario de tres dígitos, se puede identificar uno de 8
números decimales representables.
Información. Bit, Byte.
Se denomina bit, que es un acrónimo de Binary Digit, a la cantidad de información requerida
para distinguir entre dos opciones igualmente probables. Un acrónimo es un vocablo formado
por la unión de elementos de dos o más palabras. Bit está constituido por el principio de la
primera y el final de la última.
Por ejemplo, si tenemos dos objetos, uno blanco y uno negro, si asociamos valor 1 al objeto
blanco y un 0 al objeto negro, conociendo el valor del dígito binario asociado a una variable
podemos conocer a cual de los dos objetos se hace referencia, mediante dicha variable.
Se requieren tres bits de información para discernir unívocamente a un elemento de entre un
grupo formado por 8 elementos diferentes e igualmente probables. En nuestro ejemplo, se
requieren dos bits para codificar los valores de las variables E y S.
Podría decirse que un subconjunto de la sabiduría es el conocimiento; y que un subconjunto
del conocimiento es la información; y que los datos son un subconjunto de la información.
Entonces la información es una representación de algún conocimiento, tal como hechos,
datos u opiniones transmitidos a través de cualquier medio o forma, incluyendo textos, números,
gráficos, mapas, descripciones verbales o audiovisuales.
Introducción 5
Profesor Leopoldo Silva Bijit 19-01-2010
En este orden, la información puede definirse como un conocimiento comunicado o recibido
concerniente a un hecho particular o cierta circunstancia, el cual reduce la incertidumbre del
receptor. También podría decirse que la información es el significado asignado a los datos
mediante convenciones conocidas usadas en su representación.
Un bit es la unidad de información. Equivale a una decisión binaria o a la designación de
uno de dos estados posibles e igualmente probables, empleados para almacenar o proveer
información.
Es decir si se tienen 2 eventos igualmente probables y se desea conocer cuál de ellos se
produce, debe aportarse 1 bit de información.
Si se toma la convención de asociar el dato 1 a la ocurrencia del evento: obtener una cara al
arrojar una moneda; y el símbolo 0, si se obtiene sello. Con un bit de información podemos
comunicar a otro el resultado del experimento de arrojar una moneda.
Si son 4 eventos en total, para conocer la ocurrencia de uno determinado de ellos debe
comunicarse dos bits de información. La unidad de información es el bit (binary digit).
Para conocer cuáles de los M casos se producen de un conjunto de N eventos igualmente
probables, debe conocerse log2 (N/M) bits de información (redondeando al entero más cercano).
Si se tiran dos dados, para comunicar, transmitir o almacenar la ocurrencia de un caso
determinado, es preciso suministrar 5 bits aproximadamente ( N=36 y M=1, log2 (N/M)=5,17).
Si se tienen 256 personas, puede asignársele a cada una de ellas un nombre en el sistema
binario, puede verse que se requieren 8 bits para esto (log2(256/1) = 8 ). Los nombres binarios
irían en forma ascendente desde el 00000000 hasta el 11111111.
Se define la unidad de información Byte, como 8 bits. Se requiere disponer de un Byte de
información para referirse a una determinada persona de entre las 256.
Cualquier carácter (letras mayúsculas, minúsculas y acentuadas en diferentes idiomas)
requiere un Byte para ser especificado. Es así que para almacenar los nombres completos de 100
personas, considerando 50 caracteres por nombre, se requieren: 5000 Bytes de información.
También se define que 1024 Bytes es un KByte, entonces para guardar los nombres de las
100 personas se requieren 4,88 KB.
La codificación de la información puede realizarse en cualquier plataforma física, que
garantice que la información sea estable (que no sea afectada por el ambiente y el tiempo); que
sea rápidamente manipulable (en: acceso, transformación, transmisión y almacenamiento); y
que sea efectiva en cuanto a costo (que pueda disponerse de un gran volumen de componentes
con bajo costo unitario).
En el caso de sistemas eléctricos puede emplearse el voltaje, la corriente, la impedancia, la
fase o la frecuencia; suelen emplearse voltajes para codificar la información.
6 Sistemas Digitales
Profesor Leopoldo Silva Bijit 19-01-2010
Los bits de información se codifican en niveles de voltaje.
Tablas de verdad.
Escogiendo la codificación C1, de la Figura I.5, podemos representar al sistema de la Figura
I.4, por la siguiente tabla:
E1 E0 S1 S0
0 0 0 1
0 1 1 0
1 0 1 1
1 1 0 0
Figura I.6
Se tienen ahora dos funciones booleanas S1 y S0, en términos de las variables E1 y E0. La
representación de las funciones, mediante la Figura I.6, se denomina tablas de verdad. Se suele
asumir 1 por valor verdadero y 0 por falso, y puede emplearse el álgebra de Boole para
conceptualizar acerca de estas funciones.
Compuertas básicas. Operadores booleanos.
En el álgebra de Boole se definen los operadores and y or, mediante las tablas de verdad que
se muestran en la Figura I.7. Las tablas describen la conducta estática de las compuertas; para
estudiar su comportamiento dinámico será preciso introducir el concepto de retardo, que se verá
luego.
E1 E0 and(E1, E0) or(E1, E0)
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 1
Figura I.7
La Figura I.8 muestra los símbolos lógicos para la funciones or y and de dos variables.
or
and
Figura I.8
Introducción 7
Profesor Leopoldo Silva Bijit 19-01-2010
También se define la operación unaria complementar o invertir, mediante la tabla de la
Figura I.9. La variable complementada se anota con una comilla simple luego del identificador
de la variable.
A A’
0 1
1 0
Figura I.9
Se emplea el símbolo lógico, denominado inversor, que se muestra en la Figura I.10.
A’ A
Figura I.10
Empleando los métodos para construir tablas de verdad, de un curso introductorio de álgebra,
podemos elaborar la tabla de la Figura I.11, en la cual el operador and se emplea con la notación
del producto lógico y el or con el operador suma lógica; el complemento de una variable se
anota agregando una comilla simple a la variable.
E1 E0 E1E0’ E1’E0 E1E0’+ E1’E0 E0’
0 0 0 0 0 1
0 1 0 1 1 0
1 0 1 0 1 1
1 1 0 0 0 0
Figura I.11
Expresiones booleanas.
Comparando las tablas de las Figuras I.6 e I.11, podemos escribir, las expresiones booleanas:
S1 = E1E0’+E1’E0
S0 = E0’
Se considera que dos funciones booleanas que tengan iguales tablas de verdad son
equivalentes; esto se muestra, en las ecuaciones anteriores, introduciendo el operador = para
denotar la equivalencia lógica.
Estas ecuaciones se representan, mediante las compuertas básicas ya definidas, en la Figura
I.12.
8 Sistemas Digitales
Profesor Leopoldo Silva Bijit 19-01-2010
Existen múltiples representaciones equivalentes, mediante expresiones, para las funciones de
la Figura I.6. Por ejemplo puede comprobarse que también es válida la siguiente fórmula para
S0.
S0 = E1’E0’+E1E0’
La existencia de múltiples expresiones equivalentes implica desarrollar métodos para escribir
expresiones de tal modo que su representación a través de compuertas, emplee el mínimo
número de éstas, proceso que se denomina minimización.
Esquemático.
La Figura I.12 se denomina esquemático o diagrama lógico del sistema descrito por la
Figura I.6. Los puntos de unión se han destacado con un pequeño círculo negro; los puntos en
que se cruzan cables no tienen indicada la conexión.
E1
E0
S1
S0
Figura I.12
La implementación electrónica de las compuertas requiere definir el concepto de niveles
lógicos y además, como veremos, requiere definir el tiempo de retardo de las conmutaciones.
Niveles lógicos.
Con los conocimientos de cursos previos de electrónica sabemos que el ruido y las
inexactitudes (valores de las componentes, tolerancias de fabricación, etc.) son inevitables;
debido a esto no es posible reproducir fielmente, en forma repetida, la información almacenada
en el valor de un voltaje. Por esto es preciso diseñar un sistema que tolere determinadas
magnitudes de error para que procesar la información (vía voltajes) sea confiable.
La idea básica es no permitir que un 0 pueda ser confundido con un 1 y viceversa; y que los
dispositivos elementales tengan una alta confiabilidad. Esto lleva a prohibir un rango de valores
entre los asociados al 0 y 1 lógicos, y al mismo tiempo al concepto de rango de valores 0 y 1
válidos.
Volts
Zona
prohibida
1 Válido 0 Válido
Figura I.13
Introducción 9
Profesor Leopoldo Silva Bijit 19-01-2010
Los dispositivos (combinacionales, por el momento) entonces deben adoptar valores
discretos válidos, tanto en la entrada como en la salida y disponer de una descripción funcional
que especifique los valores de la salida asociados con cada uno de los conjuntos de valores
asociados a las entradas. También debe especificarse una cota superior para el tiempo requerido
desde que las entradas cambian hasta que se tenga un valor estable en la salida (el tiempo de
propagación, no puede ser cero en dispositivos reales). El dispositivo digital también debe
aceptar entradas, dentro de los márgenes, y producir salidas dentro de los márgenes; es decir,
debe contemplar márgenes para el ruido e interferencias que inevitablemente estarán presentes.
En la siguiente gráfica se ilustran los rangos de los valores físicos de voltajes asociados a los
valores lógicos. Se emplean subíndices: O por output, I por input; además L por low (de valor
bajo) y H por high (de valor alto).
Volts
Zona
prohibida 1 Válido Entrada 0 Válido Entrada
Voh Vih Vil Vol
0 Válido Salida 1 Válido Salida
Márgenes de ruido
Figura I.14
Los valores de salida deben considerarse asociados a la salida de una componente, y los
valores de entrada asociados a la entrada de una componente.
El diagrama de la Figura I.15, ilustra que VIL debe ser un poco mayor que VOL; permitiendo
absorber las fluctuaciones del voltaje, debidas al ruido causado por diversas fuentes, entre la
salida de una componente y la entrada de la siguiente:
VOL
Vruido
VIL
V OL
V IL
t
i V
Figura I.15
Dispositivos lógicos.
Un dispositivo básico que acepta una entrada y la deposita en la salida (sin cambios) se
denomina buffer (amortiguador) y queda definido por la siguiente función de transferencia
estática:
10 Sistemas Digitales
Profesor Leopoldo Silva Bijit 19-01-2010
Figura I.16
Los dispositivos deben ser diseñados evitando las áreas grises, que corresponden a entradas
válidas pero salidas inválidas. Se muestra una posible curva que no pasa por las áreas grises. Se
asume que normalmente los voltajes de entrada cumplen con los umbrales, y que sólo cuando
cambia el valor lógico, se ocupa la parte de la curva ubicada entre los umbrales. Como resultado
de esto se advierte que los dispositivos deben tener ganancia y ser no lineales. A la derecha se
muestra un símbolo lógico para el buffer.
Normalmente los dispositivos se diseñan empleando transistores y asociando a los valores
lógicos estados de saturación o corte (estados de bajo consumo de energía). Esto implica que si
una entrada cambia de valor bajo a alto, uno o varios de los transistores que conforman el
dispositivo, tendrán que pasar de saturación a corte o viceversa. Lo cual implica operación lineal
momentánea. En el intervalo en que opera en forma lineal, habrá un sistema aproximadamente
lineal, cuya solución incorpora exponenciales, cuya presencia implica un tiempo para llegar a un
valor estacionario. En la conmutación habrá entonces mayor consumo de las fuentes, y un
retardo asociado al cambio. En estados estables se tendrá bajo consumo de energía.
La Figura I.17, es una de las posibles características de transferencia estática de un inversor.
Es decir, un dispositivo digital que acepta una entrada baja en su entrada y la transforma en alta,
y viceversa. A la derecha se muestra el símbolo lógico para un inversor.
VOL VIL VIH VOH
Vin
Vout
VOH
VIH
VIL
VOL
Vin Vout
Introducción 11
Profesor Leopoldo Silva Bijit 19-01-2010
Figura I.17
La abstracción digital consiste en representar las variables de entrada y salida de
dispositivos tomando valores discretos 0 y 1.
Retardos de conmutación.
La Figura I.18 muestra la red electrónica que tiene el comportamiento de un inversor en base
a un transistor bipolar. El condensador C, representa la capacidad parásita entre el cable de
salida y la tierra, a ésta debe sumarse la capacidad de entrada del circuito al que esté conectada
la salida del inversor.
Si el voltaje Vin es menor que 0,7 [V], la juntura base emisor no conduce y el transistor está
en corte. Cuando se produce el corte, el voltaje Vout sube hasta Vcc, debido a la carga del
condensador, mediante una exponencial de constante de tiempo RcC. Tenemos luego de un
tiempo, un voltaje bajo en la entrada y uno alto en la salida; en esta situación se tiene un 1
lógico en la salida y el transistor está en un estado de bajo consumo.
C Vin
Vout
+Vcc
Rc
NPN
Figura I.18
Si se aplica un voltaje alto, muy superior a 0,7 y cercano a Vcc, el transistor debe estar
saturado, es decir con un voltaje entre colector y emisor cercano a 0,2 [V]. En estas condiciones
el circuito equivalente del transistor es una fuente continua de 0,2[V], en serie con una
resistencia muy baja, sea esta resistencia Rsat. El condensador, cargado a voltaje Vcc, se descarga
según una exponencial de constante de tiempo RsatC, hasta llegar al voltaje de saturación. Luego
Vol Vil Vih Voh
Vin
Vout
Voh
Vih
Vil
Vol Vin Vout
12 Sistemas Digitales
Profesor Leopoldo Silva Bijit 19-01-2010
de un tiempo tenemos un voltaje alto en la entrada y uno bajo, 0 lógico, en la salida; en estas
condiciones el transistor está en un estado de bajo consumo.
En el Apéndice 4 se muestra la conmutación en transistores CMOS.
Al proceso de pasar de entrada baja o alta a una salida alta o baja, respectivamente, se lo
denomina conmutación. Este cambio de estado implica que el transistor pasa por su zona lineal
de operación, y durante un breve lapso de tiempo aumentará su consumo de energía.
La Figura I.19 muestra las formas de ondas de los voltajes de entrada y salida de un inversor.
Se advierte que existe un retardo entre el instante en que la entrada toma valor uno lógico y el
instante en que la salida toma valor lógico cero. Se denomina tiempo de retardo de propagación
de alto a bajo (tPDHL). También existe un retardo de propagación, que puede ser diferente al
anterior, cuando la salida pasa de 0 a 1 (tPDLH).
t
Vin
VIH
VIL
t
Vout
VOH
VOL
tPDHL tPDLH
tf
Tiempo
caída
(fall time)
tr
Tiempo
subida
(rise time)
Figura I.19
Las formas de ondas que se ilustran en la Figura I.19, son análogas, y son las que mostraría
un osciloscopio. Sin embargo tanto los simuladores como los analizadores lógicos mostrarían
señales estrictamente binarias; esto se debe a que los valores muestreados se almacenan en
forma digital. La Figura I.20, muestra las señales de conmutación, idealizadas por señales
binarias.
Introducción 13
Profesor Leopoldo Silva Bijit 19-01-2010
t
Vin
VIH
VIL
t
Vout
VOH
VOL
tPDHL tPDLH
Figura I.20
Perturbaciones, carreras.
Si en el circuito digital de la Figura I.12 aplicamos cambios en las entradas, las salidas
deberían cambiar según la tabla de verdad de la Figura I.6. Debido a los retardos veremos que
estos cambios no se producen inmediatamente. Si suponemos que las entradas E1 y E0 han
estado un largo tiempo con valor 1, ambas salidas estarán en 0. Esta condición se muestra en el
tiempo 0 de la Figura I.21.
t E1
E0
E1’
E0’
E1E0’
E1’E0
S1=E1’E0+E1E0’
S0
t2
t1
Figura I.21
14 Sistemas Digitales
Profesor Leopoldo Silva Bijit 19-01-2010
Luego cambiaremos ambas entradas a cero, pero debido a que es muy poco probable que las
compuertas que generan las señales E1 y E0 tengan iguales parámetros, asumiremos que primero
cambia E1, y luego de un pequeño tiempo lo hace E0. Se dice que existe una carrera entre las
entradas; en general es muy poco probable lograr un cambio simultáneo de un conjunto de
señales.
En el instante t1, ambas entradas estarán en cero. Se han dibujado las formas de ondas de las
señales: luego de los inversores, a la salida de las compuertas and y a la salida de la compuerta
or, considerando los retardos de propagación.
Se advierte que se produce un pequeño pulso, que durante un breve instante coloca a S1 en
uno. Si lo que se deseaba era pasar de entradas 11 a entradas 00, las salidas deberían haber
cambiado de 00 a 01, sin embargo momentáneamente las salidas pasan por 11. Se puede
observar que desde el instante t2, se tienen las salidas deseadas.
Otra situación simple, en la cual se tiene un comportamiento no esperado, de acuerdo al
álgebra de Boole, es la que se ilustra en la Figura I.22. Con b=1, aplicaremos un pulso en la
entrada a, y obtendremos la forma de onda digital de la señal x.
a
b
x
Figura I.22
En la Figura I.23 se ilustran las formas de ondas: en la entrada, a la salida del inversor, en la
salida del and, y en la salida del or. Se aprecia que la salida va momentáneamente a cero,
cuando debía permanecer siempre en 1; este efecto se denomina perturbación estática. De
acuerdo al algebra de Boole, la salida x puede escribirse según: x=a+a’=1.
t a
a’
a+a’
t1
x
Figura I.23
Entonces: los cambios no simultáneos de las entradas, y las operaciones and y or con
operandos iguales a una señal y su complemento, que produzcan una salida, originan cambios
indeseados en la salida de una red combinacional.
Introducción 15
Profesor Leopoldo Silva Bijit 19-01-2010
Estudiaremos, más adelante, los fundamentos del diseño combinacional libre de
perturbaciones, sin embargo la no simultaneidad de los cambios del vector de entrada no puede
ser resuelto dentro de la red combinacional.
La siguiente simulación Verilog (Ver Apéndice 5), genera las formas de ondas, de la Figura
I.24, asumiendo que los retardos de los inversores son de una unidad de tiempo de simulación, y
que las compuertas and y or tienen retardos de dos unidades. Se describe la red combinacional
mediante la interconexión de compuertas de la Figura I.12, mediante el módulo funcioncnt. La
Figura I.24, es generada automáticamente, mediante simulación; la Figura I.21, fue generada
manualmente. El módulo test produce una secuencia de estímulos que genera el archivo
cntmod4.vcd, que emplea un formato estándar para las formas de ondas.
Figura I.1 ....................................................................................................................................... 2 Figura I.2 ....................................................................................................................................... 2 Figura I.3 ....................................................................................................................................... 3 Figura I.4 ....................................................................................................................................... 3 Figura I.5 ....................................................................................................................................... 3 Figura I.6 ....................................................................................................................................... 6 Figura I.7 ....................................................................................................................................... 6 Figura I.8 ....................................................................................................................................... 6 Figura I.9 ....................................................................................................................................... 7 Figura I.10 ..................................................................................................................................... 7 Figura I.11 ..................................................................................................................................... 7 Figura I.12 ..................................................................................................................................... 8 Figura I.13 ..................................................................................................................................... 8 Figura I.14 ..................................................................................................................................... 9 Figura I.15 ..................................................................................................................................... 9 Figura I.16 ................................................................................................................................... 10 Figura I.17 ................................................................................................................................... 11 Figura I.18 ................................................................................................................................... 11 Figura I.19 ................................................................................................................................... 12 Figura I.20 ................................................................................................................................... 13 Figura I.21 ................................................................................................................................... 13 Figura I.22 ................................................................................................................................... 14 Figura I.23 ................................................................................................................................... 14 Figura I.24 ................................................................................................................................... 16 Figura I.25 ................................................................................................................................... 16 Figura I.26 ................................................................................................................................... 17 Figura I.27 ................................................................................................................................... 17 Figura I.28 ................................................................................................................................... 18 Figura I.29 ................................................................................................................................... 18 Figura I.30 ................................................................................................................................... 19 Figura I.31 ................................................................................................................................... 19 Figura I.32 ................................................................................................................................... 20 Figura I.33 ................................................................................................................................... 21 Figura I.34 Red booleana. ........................................................................................................... 21 Figura I.35 ................................................................................................................................... 22 Figura I.36 ................................................................................................................................... 22 Figura I.37 ................................................................................................................................... 23 Figura I.38 ................................................................................................................................... 24 Figura I.39 ................................................................................................................................... 25 Figura I.40 ................................................................................................................................... 26 Figura I.41 ................................................................................................................................... 26 Figura I.42 ................................................................................................................................... 26 Figura I.43 ................................................................................................................................... 29
34 Sistemas Digitales
Profesor Leopoldo Silva Bijit 19-01-2010
Figura I.44 ................................................................................................................................... 29 Figura I.45 ................................................................................................................................... 31