Lab Semafor (Traffic Light Controller) 30 Numele : _________________________ Grupa : ____________ Data : _______________ Obiective: Dupa terminarea acestui exercitiu de laborator se dobandesc cunostintele necesare pentru a proiecta, simula, si implementa un semafor de trafic folosind VHDL. Referinte: Dueck Robert K., „Digital Design with CPLD Applications and VHDL”. Capitolul 10: Designul masinii algoritmice de stare 10.3 Masini algoritmice de stare cu semnale de control 10.6 Semaforul de trafic Materiale necesare: FPGA Spartan 3 Xilinx ISE Modeltech ModelSim Note experimentale: Proiectarea masinii algoritmice de stare consta intr-un circuit secvential sincron a carui stare progreseaza in functie de proiectul mostenit al masinii si posibil in conformitate cu starea unui semnal de control. O masina algoritmica de stare, comuna, este semaforul de trafic.O diagrama de stare si o descriere a operarii acestei masini este data in sectiunea 10.6 a manualului „Digital Design with CPLD Applications and VHDL”.
21
Embed
Simularea Unei Intersectii Semaforizate Folosind VHDL
This document is posted to help you gain knowledge. Please leave a comment to let me know what you think about it! Share it to your friends and learn new things together.
Transcript
Lab
Semafor (Traffic Light Controller)
30
Numele : _________________________ Grupa : ____________ Data : _______________
Obiective:
Dupa terminarea acestui exercitiu de laborator se dobandesc cunostintele necesare pentru a
proiecta, simula, si implementa un semafor de trafic folosind VHDL.
Referinte:
Dueck Robert K., „Digital Design with CPLD Applications and VHDL”.
Capitolul 10: Designul masinii algoritmice de stare
10.3 Masini algoritmice de stare cu semnale de control
10.6 Semaforul de trafic
Materiale necesare:
FPGA Spartan 3
Xilinx ISE
Modeltech ModelSim
Note experimentale:
Proiectarea masinii algoritmice de stare consta intr-un circuit secvential sincron a carui
stare progreseaza in functie de proiectul mostenit al masinii si posibil in conformitate cu starea
unui semnal de control.
O masina algoritmica de stare, comuna, este semaforul de trafic.O diagrama de stare si o
descriere a operarii acestei masini este data in sectiunea 10.6 a manualului „Digital Design with
CPLD Applications and VHDL”.
Procedeul experimental:
Un semafor de trafic simplu poate fi implementat cu ajutorul unei masini algoritmice de
stare care are o diagrama de stare asemanatoare celei din figura 30.1.
Circuitul detine control asupra drumului Nord-Sud si al celui Est-Vest. Luminile de la NS
sunt controlate cu ajutorul iesirilor nsr, nsy si nsg(NS rosu, NS galben, NS verde). Drumul EV este
controlat cu ajutorul iesirilor evr, evy si evg, intr-un mod similar.
Ciclul este controlat cu ajutorul unei intrari denumite TIMER(cronometru) care controleaza
lungimea a doua cicluri de verde (s0 reprezinta EV verde; s2 reprezinta NS verde). Cand
cronometrul TIMER=1, o translatie de la s0 la s1 sau de la s2 la s3 este posibila. Aceasta translatie
este acompaniata de o schimare a culorii semaforului de la verde la galben, pe drumul activ.
Figura 30.1 Schema de stare pentru un semafor de trafic
Semaforul de pe celalat drum ramane rosu. O translatie neconditionata urmeaza, schimband
lumina semaforului din galben in rosu pe un drum iar pe celalat lumina rosie devine verde.
Iesirile din diagrama de stare a figurei 30.1 sunt indicate ca fiind 0-logic-activ, care este
potrivit pentru placile Spartan 3.
Ciclul poate fi setat sa aiba orice durata prin schimbarea semnalului dat de intrarea TIMER-
ului. Lumina galbena a semaforului va fi aprinsa, indiferent de setari timp de un puls de ceas.
Pentru fiecare observatie vom folosi un ciclu de 10 implusuri de ceas pentru fiecare drum:
• 4 impulsuri verde
• 1 impuls galben
• 5 impulsuri rosu
Acesta poate fi realizat utilizand un numarator modulo-5, asa cum e aratat in figura 30.2.
Divizorul de ceas aduce frecventa oscilatorului intern in domeniul vizibil al observarii
pentru placa noastra CPLD. Un numarator pe 25 de biti este folosit pentru placa Altera UP-2, care
are un oscilator intern cu o frecventa de 25.175 Mhz. Un numarator pe 22 biti este protrivit pentru
placile RSR PLDT-2 sau DeVry eSOC, care fiecare in parte au cate un oscilator intern cu o
frecventa de 4 Mhz. Calculati frecventa ceasului masinii algoritmice de stare pentru prorpia place
CPLD.
f = ______________
Desenati diagrama de timp a numaratorului mod-5 in spatiul oferit :
CLK
Q0
Q1
Q2
Cum seteaza numaratorul durata luminii verzi pentru 4 impulsuri de ceas ?