Circuitos Lógicos Cuando se trabaja con circuitos digitales es muy común que al final de un diseño se tenga un circuito con un número de partes ( circuitos integradosy otros) mayor al necesario. Para lograr que el circuito tenga la cantidad de partes correcta (la menor posible) hay que optimizarlo (reducirlo). Un diseño óptimo causará que: - El circuito electrónico sea más simple- El número de componentes sea el menor - El precio de proyecto sea el más bajo - La demanda de potencia del circuito sea menor - El mantenimiento del circuito sea más fácil. - Es espacio necesario (en el circuito impreso) para la implement ación del circuito será menor. En consecuencia que el diseño sea el más económico posible. Una herramienta para reducir las expresiones lógicas de circuitos digitaleses la matemáticas de expresiones lógicas, que fue presentada por George Boole en 1854, herramienta que desde entonces se conoce como álgebra de Boole.Las reglas del álgebra Booleana son: (punto): significa producto lógico. + (signo de suma): significa suma lógica Operaciones básicas en el algebra booleana
This document is posted to help you gain knowledge. Please leave a comment to let me know what you think about it! Share it to your friends and learn new things together.
Transcript
5/9/2018 Simplificaci n de funciones con mapas de Karnaugh - slidepdf.com
Cuando se trabaja con circuitos digitales es muy común que al final de undiseño se tenga un circuito con un número de partes (circuitos integrados y otros) mayor al necesario.
Para lograr que el circuito tenga la cantidad de partes correcta (la menorposible) hay que optimizarlo (reducirlo).
Un diseño óptimo causará que:- El circuito electrónico sea más simple - El número de componentes sea el menor- El precio de proyecto sea el más bajo- La demanda de potencia del circuito sea menor- El mantenimiento del circuito sea más fácil.- Es espacio necesario (en el circuito impreso) para la implementación delcircuito será menor.
En consecuencia que el diseño sea el más económico posible.
Una herramienta para reducir las expresiones lógicas de circuitos digitales es la matemáticas de expresiones lógicas, que fue presentada por GeorgeBoole en 1854, herramienta que desde entonces se conoce como álgebrade Boole.
Las reglas del álgebra Booleana son:
(punto): significa producto lógico.
+ (signo de suma): significa suma lógica
Operaciones básicas en el algebra booleana
5/9/2018 Simplificaci n de funciones con mapas de Karnaugh - slidepdf.com
Para asegurarse de que la reducción del circuito electrónico fue exitosa,se puede utilizar la tabla de verdad que debe dar el mismo resultado para elcircuito simplificado y el original.
5/9/2018 Simplificaci n de funciones con mapas de Karnaugh - slidepdf.com
Las compuertas lógicas son bloques de construcción básica de lossistemas digitales; operan con números binarios, por lo que se les denominapuertas lógicas binarias.
En los circuitos digitales todos los voltajes, a excepción de las fuentes de
alimentación, se agrupan en dos posibles categorías: voltajes altos yvoltajes bajos.
Todos los sistemas digitales se construyen utilizando básicamente trescompuertas lógicas básicas, estas son las AND, OR y NOT; o lacombinación de estas.
¿Qué es TTL?
Acrónimo inglés de Transistor-Transistor Logic o "Lógica Transistor aTransistor". Tecnología de construcción de circuitos electrónicos digitales,
en los que los elementos de entrada de la red lógica son transistores, así como los elementos de salida del dispositivo.
Características de los TTL
La familia de circuitos integrados TTL tienen las siguientes características:
- La tensión o voltaje de alimentación es de + 5 Voltios,con Vmin = 4.75 Voltios y Vmax = 5.25 Voltios.- Su fabricación es con transistores bipolares multiemisores.- La velocidad de transmisión entre los estados lógicos es su mejor ventaja,
ciertamente esta característica le hacer aumentar su consumo.- Su compuerta básica es la NAND
Familia de los Circuitos Lógicos Integrados
5/9/2018 Simplificaci n de funciones con mapas de Karnaugh - slidepdf.com
Si se necesita una compuerta AND de 3 entradas y no una haydisponible, es fácil crearla con dos compuertas AND de 2 entradas en serieo cascada como se muestra en el siguiente diagrama.
Se puede deducir que el tiempo de propagación de la señal de la entrada Ces menor que los de las entradas A y B (Estas últimas deben propagarse pordos compuertas mientras que la entrada C se propaga sólo por unacompuerta). De igual manera, se puede implementar compuertas AND de4 o más entradas.
5/9/2018 Simplificaci n de funciones con mapas de Karnaugh - slidepdf.com
La compuerta O lógica o compuerta OR realiza la función de suma lógica (nosuma binaria), y la expresión de su función es X=A+B.
La salida X de la compuerta OR será "1" cuando la entrada "A" o la entrada "B"estén en "1".
Expresándolo en otras palabras:
En una compuerta OR , la salida será "1", cuando en cualquiera de susentradas haya un "1".
La compuerta OR se representa con la siguiente función booleana: X = A+B ó X =B+A
Compuerta OR de dos entradas.
La representación de la compuerta "OR " de 2 entradas y su tabla de verdad se
muestran a continuación.
A B Salida (X)
0 0 0
0 1 1
1 0 1
1 1 1
La compuerta OR también se puede implementar con interruptores como semuestra en la figura de arriba a la derecha, en donde se puede ver que cerrando elinterruptor A "O" el interruptor B se encenderá la luz
En las siguientes figuras se muestran la representación de la compuerta "OR " detres entradas con su tabla de verdad y la implementación con interruptores .
La lámpara incandescente se iluminará cuando cualquiera de losinterruptores (A o B o C) se cierre.
Se puede ver que cuando cualquiera de ellos esté cerrado la lámpara estaráalimentada y se encenderá. La función booleana es X = A + B + C.
A B C Salida (X)
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 11 1 0 1
1 1 1 1
5/9/2018 Simplificaci n de funciones con mapas de Karnaugh - slidepdf.com
Esta compuerta realiza la función de complementación de la señal deentrada.
La compuerta NOT, también llamada compuerta inversora.
La compuerta NOT entrega en su salida el inverso (opuesto) de la entrada.
El símbolo y la tabla de verdad son los siguientes:
La salida de una compuerta NOT tiene el valor inverso al de su entrada. Enel caso del gráfico anterior la salida X = A
Esto significa que:- Si a la entrada tenemos un "1" lógico, a la salida hará un "0" lógico y,- Si a la entrada tenemos un "0" lógico a la salida habrá un "1" lógico.
Nota: El apóstrofe en la siguiente expresión significa "negado". Entonces: X
= A¶ es lo mismo que X = A
Las compuertas NOT se pueden conectar en cascada, logrando después dedos compuertas, la entrada original. Ver el siguiente gráfico y la tabla deverdad.
5/9/2018 Simplificaci n de funciones con mapas de Karnaugh - slidepdf.com
Una compuerta NAND realiza la función de complemento de producto
lógico. Esta compuerta puede implementar con la concatenación de unacompuerta AND o "Y" de dos entradas y una compuerta NOT o "No" oinversora. Ver la siguiente figura.
Al igual que en el caso de la compuerta AND, ésta se puede encontrar en versionesde 2, 3 o más entradas.
Tablas de verdad de la compuerta NAND
Como se puede ver la salida X sólo será "0" cuando todas las entradas sean"1".
Nota: Un caso interesante de este tipo de compuerta, al igual que lacompuerta NOR o "NO O", es que en la primera y última línea de la tabla de
verdad, la salida X es tiene un valor opuesto al valor de las entradas.
En otras palabras: Con una compuerta NAND se puede obtener elcomportamiento de una compuerta NOT o "NO". Aunque la compuerta
5/9/2018 Simplificaci n de funciones con mapas de Karnaugh - slidepdf.com
NAND parece ser la combinación de 2 compuertas (1 AND y 1 NOT), ésta esmás común que la compuerta AND a la hora de hacer diseños.
En la realidad este tipo de compuertas no se construyen como sicombináramos los dos tipos de compuertas antes mencionadas, si no quetienen un diseño independiente.
En el diagrama se muestra la implementación de una compuerta NOT conuna compuerta NAND. En la tabla de verdad se ve que sólo se dan doscasos a la entrada: cuando I = A = B = 0 ó cuando I = A = B = 1.
5/9/2018 Simplificaci n de funciones con mapas de Karnaugh - slidepdf.com
Compuerta lógica NOT creada con una compuertalógica NOR
Un caso interesante de este tipo de compuerta, al igual que la compuertalógica NAND, es que cuando las entradas A y B ó A, B y C (caso de unacompuerta NOR de 3 entradas) se unen para formar una sola entrada, lasalida (X) es exactamente lo opuesto a la entrada, Ver la primera y la últimafilas de la tabla de verdad.
En otras palabras: Con una compuerta lógica NOR se puede lograr elcomportamiento de una compuerta lógica NOT. Ver el siguiente diagrama.
5/9/2018 Simplificaci n de funciones con mapas de Karnaugh - slidepdf.com
La compuerta XOR ó compuerta OR exclusiva ó compuerta O excluyente, esta compuerta realiza la función equivalente a la sumabinaria(no lógica), ya que cuando todas sus entradas son iguales susalida es cero y es uno cuando las entradas ³uno´ son impares.
El siguiente diagrama muestra eñ símbolo de una compuerta XOR (O exclusiva) de 2 entradas
Comprender el funcionamiento de esta compuerta digital es muy importantepara después poder implementar lo que se llama un comparador digital.
La siguiente figura muestra la tabla de verdad de una compuerta XOR de2 entradas
Y se representa con la siguiente función booleana
X = A.B + A.B
A diferencia de la compuerta OR, la compuerta XOR tiene una salida iguala "0" cuando sus entradas son iguales a 1.
Si se comparan las tablas de verdad de la compuerta OR y la compuertaXOR se observa que la compuerta XOR tendrá un uno ("1") en su salidacuando la suma de los unos "1" en las entradas sea igual a un número impar
5/9/2018 Simplificaci n de funciones con mapas de Karnaugh - slidepdf.com
La siguiente figura muestra la tabla de verdad de una compuerta XOR de 3entradas.
De la misma manera que el caso anterior se puede ver que se cumple que X= 1 sólo cuando la suma de las entradas en "1" sea impar.
Circuito XOR equivalente
También se puede implementar la compuerta XOR con una combinación deotras compuertas más comunes.
En el siguiente diagrama se muestra una compuerta XOR de dos entradasimplementada con compuertas básicas: la compuerta AND, la compuerta OR y la compuerta NOT
5/9/2018 Simplificaci n de funciones con mapas de Karnaugh - slidepdf.com
Los Mapas de Karnaugh son una herramienta muy utilizada para lasimplificación de circuitos lógicos.
Cuando se tiene una función lógica con su tabla de verdad y se deseaimplementar esa función de la manera más económica posible se utiliza este
método.
Ejemplo: Se tiene la siguiente tabla de verdad para tres variables.
Se desarrolla la función lógica basada en ella. (primera forma canónica). Verque en la fórmula se incluyen solamente las variables (A, B, C) cuando F esigual a "1".
Si A en la tabla de verdad es "0" se pone A, si B = "1" se pone B, Si C = "0"se pone C, etc
Una vez obtenida la función lógica, se implementa el mapa de Karnaugh
5/9/2018 Simplificaci n de funciones con mapas de Karnaugh - slidepdf.com
Este mapa tiene 8 casillas que corresponden a 2n, donde n = 3 (número devariables (A, B, C))
La primera fila corresponde a A = 0La segunda fila corresponde a A = 1La primera columna corresponde a BC = 00 (B=0 y C=0)La segunda columna corresponde a BC = 01 (B=0 y C=1)
La tercera columna corresponde a BC = 11 (B=1 y C=1)La cuarta columna corresponde a BC = 10 (B=1 y C=0)
En el mapa de Karnaugh se han puesto "1" en las casillas quecorresponden a los valores de F = "1" en la tabla de verdad.
Tomar en cuenta la numeración de las filas de la tabla de verdad y lanumeración de las casillas en el mapa de Karnaugh.
Para proceder con la simplificación, se crean grupos de "1"s que tengan 1, 2,4, 8, 16, etc. (sólo potencias de 2).
Los "1"s deben estar adyacentes (no en diagonal) y mientras más "1"s tengael grupo, mejor.
5/9/2018 Simplificaci n de funciones con mapas de Karnaugh - slidepdf.com
Obtener la función de un Mapa de Karnaugh es el procedimiento inverso a lade la realización del mapa. Un término de la función coloca uno o más"unos" en el mapa de Karnaugh.Tomar esos unos, agrupándolos de la forma adecuada, nos permite obtenerlos términos de la función
Utilizaremos los Mapas de Karnaugh para obtener una función mínima dedos niveles Suma de Productos.
Una expresión de dos niveles sdp se considerará la expresión mínima si:1. No existe otra expresión equivalente que incluya menos productos.2. No hay otra expresión equivalente que conste con el mismo numero deproductos, pero con un menor numero de literales.
Observe que hablamos de UNA expresión mínima y lo LA expresión mínima.Esto porque pueden existir varias expresiones distint as, pero equivalentes,
que satisfagan esta definición y tengan el mismo numero de productos yliterales.
La minimización de funciones sobre el mapa de Karnaugh se aprovecha delhecho de que las casillas del mapa están arregladas de tal forma que entreuna casilla y otra, en forma horizontal o vertical existe ADYACENCIALOGICA. Esto quiere decir que entre una casilla y otra solo cambia unavariable.Definimos los mintérminos adyacentes desde el punto de vista lógico comodos mintérminos que difieren solo en una variable. Agrupando casillasadyacentes obtenemos términos productos que eliminan las variables que se
complementan, resultando esto en una versión simplificada de la expresión.
El procedimiento es el de agrupar "unos" adyacentes en el mapa; cadagrupo corresponderá a un termino producto, y la expresión final dará un OR(suma) de todos los términos producto. Se busca obtener el menor numerode términos productos posible, lo que implica que cada termino productodebe contener el mayor numero de mintérminos posibles.
Antes de comenzar formalmente con la discusión sobre minimizaciónveamos por un momento el siguiente mapa de Karnaugh, resultado de lafunción.
Se ve del gráfico que hay dos grupos cada uno de cuatro "1"s, (se permitecompartir casillas entre los grupos).
La nueva expresión de la función boolena simplificada se deduce del mapade Karnaugh.
5/9/2018 Simplificaci n de funciones con mapas de Karnaugh - slidepdf.com
- Para el primer grupo (rojo): la simplificación da B (los "1"s de la tercera ycuarta columna) corresponden a B sin negar)- Para el segundo grupo (azul): la simplificación da A (los "1"s están en lafila inferior que corresponde a A sin negar.
Finalmente la función resultante es:
Sea otro ejemplo:
Una tabla de verdad como la de la siguiente función booleana:
Donde la función es:
5/9/2018 Simplificaci n de funciones con mapas de Karnaugh - slidepdf.com
Sea la siguiente función obtenida de la tabla de verdad mostrada abajo:
Como podemos notar, la función está expresada en forma canónica, por loque cada mintérmino "colocará" un 1 en su casilla correspondiente como semuestra en el mapa de Karnaugh correspondiente.
A B C D F (función)
0 0 0 0 1
0 0 0 1
0 0 1 0 1
0 0 1 1
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 0 1 1 1
1 1 0 0 1
1 1 0 11
1 1 1 0 1
1 1 1 1 1
5/9/2018 Simplificaci n de funciones con mapas de Karnaugh - slidepdf.com
Supongamos por un momento que agrupemos los "unos" del mapa deKarnaugh como se muestra en la figura.Según esto tenemos cuatro términos que son
termino I A (agrupa 8 unos y es de 1 variable) _
termino II B C (agrupa 4 unos y es de 2 variables)
_ _ termino III A C D (agrupa 2 unos y es de 3 variables)
_ _ _ _ termino IV A B C D (agrupa 1 uno y es de 4 variables)
Puede verse que a medida que agrupamos mayor cantidad de "unos", eltérmino tiene menos literales. El agrupamiento se hace con una cantidad de
"unos" que son potencias de 2. Así agrupamos 2 mintérminos, 4mintérminos y 8 mintérminos. Cada vez que aumentamos, el termino vaeliminando una variable. En una función de 4 variables, un termino quetenga un solo "uno" tendrá las cuatro variables. De hecho es un terminocanónico. Al agrupar dos mintérminos eliminaremos una variable y eltermino quedará de tres variables. Si agrupamos cuatro "unos"eliminaremos dos variable quedando un termino de dos variables yfinalmente si agrupamos ocho "unos" se eliminaran tres variable paraquedar un termino de una variable.
5/9/2018 Simplificaci n de funciones con mapas de Karnaugh - slidepdf.com
Todo esto se debe a la adyacencia entre casillas y c ada vez que agrupamos,se eliminan las variables que se complementan
En el ejemplo anterior la función obtenida es:
Pero, ¿será esta la función mínima?
Otra forma de agrupar los min términos del primer ejemplo lo vemos en lasiguiente figura, lo que nos da como resultado:
que sí es expresión mínima,
Es importante que al "tomar" un uno, se agrupe con todos los unosadyacentes, aunque estos uno sean parte de otros grupos. Fíjese que elmintérmino 13 (11002) es común a los tres términos.
5/9/2018 Simplificaci n de funciones con mapas de Karnaugh - slidepdf.com
tiene un código de entrada de 4 bits, el cual sólo usa diez grupos codificadosBCD, 0000 hasta 1001. Algunos de estos decodificadores se diseñan detal manera, que si cualquiera de los códigos no usados se aplican a laentrada, ninguna de las salidas se activará.
Puede hacerse referencia a este decodificador de distintas maneras, tod as
ellas válidas y usuales. Pude llamarse un decodificador de 3 líneas a 8
líneas (3x8), porque tiene tres líneas de entrada y ocho de salida. También
recibe el nombre de convertidor o decodificador de binario a octal,
porque toma un código de entrada binario de tres entradas y produce un 1
en una de las ocho (octal) salidas correspondientes a ese código. A veces
se hace referencia al circuito como un decodificador 1 de 8, porque una de
las8
salidas se activa a la vez.CODIGO BCD
BCD son las iniciales de unas palabras inglesas que traducidas vendrían a
significar Código Decimal codificado en Binario. Es decir cada cifra decimal
se codifica según una serie de bits binarios ¿Cuantos?, como existen diez
cifras del 0 al 9 necesitamos 4 bits por cifra. (Con 3 nos quedaríamos cortos
ya que como máximo podríamos codificar 8 cifras). Ahora resulta que con 4
5/9/2018 Simplificaci n de funciones con mapas de Karnaugh - slidepdf.com