This document is posted to help you gain knowledge. Please leave a comment to let me know what you think about it! Share it to your friends and learn new things together.
X W / L: M O Sデバイスの幅 Wを長さ Lで割った値です。W/Lは、デバイスのサイズ、または相対的な強度(能力)を表します。
X V TO、gamma:V TOは閾値電圧です。V TOはデバイスのバックバイアスによって変動します。その変動を表すのに使用するのが g a m m aです。ここで言うバックバイアスとは、オンしているデバイスとそのボディの電圧の差のことです。通常、スイッチのPMOSのボディは正の電源、NMOSのボディは負の電源に接続されます。
X K P:プロセスの強度をモデル化するパラメータです。モデル内のK PはK'またはK-pr imeとしても知られています。M O Sの電流は、これにW / Lを乗じた値でスケーリングされます。任意のプロセスにおいて、NMOSのK PはPMOSのK Pの約2.5倍になります。
X R D:デバイスのドレインの寄生抵抗です。
MOSの各パラメータの値は、製造プロセスごとに異なります。表1に、一般的なC M O Sプロセスにおいてオン抵抗に関連するパラメータの代表的な値をまとめました。
LTsp iceで検証を行うために、図2のようなテスト用の回路を構成しました。寄生ドレイン抵抗のパラメータであるR DNとR DPとして控えめな値を設定している点に注意してください。最初に値を1μに設定したところ、シミュレーションの収束に時間を要しました。R DNの値を1に設定したところ、適切なシミュレーション速度が得られました。R CONVERGENCEを追加すると、 t ogg l eノードのコンダクタンスが収束するようになり、シミュレーションにおけるノイズと速度が改善しました。また、オン抵抗を測定するためにフローティング電流源を使用しました。
図3に、電源電圧を様々な値に変化させた場合のシミュレーション結果を示しました。
20
30
40
50
60
100 15
(V(toggle)-V(on_side))/0.001A
5 10 20 25 30
R ON
〔Ω〕
VS 〔V〕
図 3 . 初期のモデルによる
オン抵抗のシミュレーション結果
出発点としては良好な結果が得られました。電源電圧が30Vの場合、印加電圧が低い側でグラフが屈曲するのは、シミュレーションではV Sが3.6V、データシート上ではV S
次はR O Nです。電源電圧が 1 0 Vのグラフを見ると、印加電圧が最大/最小である場合の値は、データシートに掲載されたグラフの値とほぼ一致します。一方、電源電圧が2 0 Vと3 0 Vのグラフでは、シミュレーションによって得られるR O Nの値が小さすぎます。R O Nは、印加電圧が負の最小値である場合、R D S , O N( N M O S ) + R D( N M O S )に一致します。一方、印加電圧が正の最大値になる場合には、R DS,ON(PMOS) + R D(PMOS)に一致します。印加電圧が大きい場合、RDの影響がW/Lの影響よりも大きくなります。一方、低い場合には、W/Lの影響の方が大きくなります。ここでは2つの変数を調整しなければならないので、面倒な作業が発生します。そこで、NMOSのエンハンスが可変であることから、R ONは印加電圧に依存して変化しますが、R Dの値は印加電圧によって変化することはないと仮定します(ドレインがドリフト領域にある場合は変化する可能性がありますが、議論を簡略化するために、このように仮定します)。データシートを見ると、電源電圧が10Vの場合と30Vの場合のRONの差が11.4Ωであることを確認できます。ここで、W N(スイッチのNMOSの幅)だけを変化させてグラフを比較します。W Nを変化させて少しシミュレーションを繰り返すと、必要なΔR ONを得るためには、W N = 1170μmという最初の見積もり値よりもかなり大きな値が必要であることがわかります。図5に、この時点での結果を示します。
注入される電荷量は、V(s)とV(d)の電位差にホールド用のコンデンサの容量10nFを乗じた値になります。電源電圧の範囲でスイッチの電圧V Dを変化させて . m e a s文を使用すれば、各電圧における注入電荷量を測定することができます。図11に、シミュレーション結果とデータシートに掲載されたグラフを示しました。
シンプルなMOSモデルを使用しているため、シミュレーション結果の波形はデータシートのグラフと同様にはなりません。しかし、ピーク t oピークの注入電荷量に注目すると、データシートのグラフでは32pC、シミュレーション結果では31pCと、驚くほど近い結果が得られています。必要があれば、TOXを調整することで、シミュレーション結果を完璧なものにすることも可能です。
両グラフの間のオフセットは、 C C H A R G E _ I N J E C T I O Nを使用することで補正できます。いくつかの値を試した結果、 C C H A R G E _ I N J E C T I O Nの最適な値として 0 . 2 8 p Fを選択することにしました。逆極性のシフトが必要な場合には、C CHARGE_INJECTIONをPMOS_on_when_ lowノードに接続し直します。
重要なのは、高電圧に対応するM O Sスイッチのドレイン領域とソース領域には、それぞれドリフト領域が必要だということです。アナログ・スイッチでは、ソースとドレインに機能的な違いはありません。ドレインとソースのボディ電位には、それぞれドリフト領域が必要になります。中程度の電圧のソフト拡散についても同じことが言えますが、低電圧のMOSにはドリフト領域は存在しません。ここまでは、ドレインとソースの両方に存在するドリフト領域抵抗をR Dにまとめる方法を採用してきました。スイッチについてはそれでうまくいきましたが、飽和トランジスタにはこの方法は適用できません。図12に、シミュレーション用の回路を示します。
LTs p i c eでは、1つの周波数に対してのみA C解析( . a c)を実行することができます。ここでは . a cの l i s tオプションを使用しますが、その引数には周波数を1つだけ(ここでは1MHz)指定します。続いて .s tep文を実行し、VSOURCE
のDC電圧を電源電圧の範囲内で変化させることにより、容量と電圧の関係を表すグラフを取得します。
オフしているスイッチのD端子では、電圧は中間値で維持されます。S端子(V Sと混同しないように、ここでは名前をsourceに変更しています)は、電圧源によって駆動します。DC値は0V~V Sの範囲で掃引し、AC駆動は1Vとします。容量値は、 I (V SOURCE) / (2×π×1MHz×1V)で計算できます。ロジック信号V1を0Vに変更することにより、トランジスタをオフにします。
バルクに対するドレイン容量とソース容量は、 .model文ではそれぞれCBDとCBSで表されます。モデルに組み込まれているデフォルトの濃度、電圧、指数により、CBDとCBSの電圧は可変となります。両者は対称なので、ドレイン容量とソース容量の値は等しくなります。また、PMOSとNMOSの幅は異なるため、C BD,NMOS/C BD,PMOS = C BS,NMOS/C BS,PMOS = W N/W Pとなります。W N/W Pの値は、オン抵抗のモデル化を行う際に定めたとおりです。
図13にシミュレーション結果を示しました。グラフに示されているのは、 I ( V S O U R C E) / ( 2 × π × 1 M H z )によって計算される容量値です。LTs p i c eはこのことを認識しないので、pFではなくpAを単位として表示します。
I(Vsource)/(2 × pi × (1 × 106)) I(Vsource)/(2 × pi × (1 × 106))
18 21 24 27 30
C OFF
〔pF〕
VD、VS (V)
図 1 3 . スイッチがオフのときのD C電圧と容量値の関係。
V Sが 1 2 V(左)、 3 0 V(右)の場合のシミュレーション結果です。
Analog Dialogue 54-018
残念ながら、比較の対象となるグラフはデータシートには掲載されていません。データシートに掲載されている仕様の表から、容量の標準値(おそらく電圧が中間値である場合の値ですが、データシートには明記されていません)が、電源電圧が 3 0 Vの場合に 7 p F、 1 2 Vの場合に1 2 p Fであることはわかります。C Bを調整することにより、電源電圧が3 0 Vで7 p Fになるという結果は得られましたが、電源電圧が1 2 Vのシミュレーションでは調整を行っても10pFという結果しか得られませんでした。組み込まれている電位と容量の式の指数部分を調整してみましたが、使用したモデルでは電源電圧が1 2 Vと3 0 Vの両方の結果をそれ以上改善することはできませんでした。
図14は、スイッチがオンの状態における容量値のシミュレーションを実行するための回路です。この回路において、S P D Tスイッチを構成する右側のスイッチはオン、左側のスイッチはオフでV S/2の電圧源に接続されています。左側のスイッチの右半分の容量と右側のスイッチの全容量、そしてD端子とS端子における不可避の寄生容量はすべて並列に存在し、電圧源V_sの1MHzのテスト用信号によって駆動されます。図15に、V_sのDCレベルをグラウンドからV Sまで変化させた場合の結果を示します。
各容量値はデータシートでは 2 6 p F、 2 5 p Fとなっています。それに対し、シミュレーション結果としては29.5pF、21.4pFという値が得られました。現実の回路では、基板のレイアウトによって容量値がばらつきます。それを考慮すると、十分に近い結果が得られたと判断してよいでしょう。
図 1 8に示したのは、ロジック信号によってゲートを駆動する処理を再現する純粋なビヘイビア回路です。外部ロジック入力は、図 1 8の左端にある I nです。これは、線形の伝達関数を備える理想的なトランスコンダクタンスG l o g i c _ t h r e s h o l d aへの入力です。ロジック入力が1 . 3 7 Vよりも低い場合、 l o g i c aノードにおける出力は0 Vです。入力が1 . 4 3 Vよりも高い場合には、 l o g i c aノードの出力は1 Vになります。入力が1 . 3 7 V~1 . 4 3 Vである場合、 logicaの電圧は0Vから1Vまで直線的に変化します。つまり、Glogic_thresholdaでは、電源の変化に左右されることなく、1.4Vの入力閾値が再現されます。
ゲート駆動電圧は、B_nonaとB_ponaのビヘイビア電流源によって生成します。B_nonaは、n_breakbeforemakenaノードの電圧が 0 . 5 Vよりも高い場合、( 1 0 0 0 Ωの抵抗を負荷として配置しているので) V D D / 1 0 0 0 の電流を供給して n o n aノードの電圧をV D Dに駆動します。 n _breakbe fo remakenaノードの電圧が0 .5Vよりも低い場合には、ノードnonaの電圧はV SSに駆動されます。これにより、電源電圧に適合し、1 .4Vという固定の入力閾値を備える良好なレール toレールのゲート駆動を実現できます。
+–
+– Rnona
1000ΩRpona1000Ω
ponaB_pona
nonaB_nona
1.0Ω
1.0Ω
logica
Cdelaya
Glogic_thresholda
Rlogic_thresholda
Rsupply_sensitivitya
Bsupply_sensitivitya
I = (0.25 + 15/V(Vdd)) × (V(n_supply_sensitivitya)/0.002)
説明しなければならない特性がもう1つあります。図20において、電源電圧が高いほど遅延時間が短くなっている点に注目してください。これは、Bsupply_sensi t iv i tyaによって実現されています。Bsupply_sens i t iv i tyaは、V DDと共に変化する動的電流の一部をC d e l a y aにフィードバックします。Rsupply_sens i t iv i tyaにCdelayaの電流が流れることによって生じる電圧降下はごくわずかです。したがって、C d e l a y aは純粋なコンデンサとほぼ同じように動作します。Cdelayaの電流を複製してCdelayaにフィードバックすると、制御が可能な可変コンデンサが形成されます。B s u p p l y _ s e n s i t i v i t y a内部の性質に基づき、図20に示すV DDと遅延の関係が得られます。
V DDが4Vの場合のTONの遅延は、データシートのグラフでは140ナノ秒となっています。それに対し、シミュレーションでは、111ナノ秒という結果が得られました。V DDが15Vの場合には、データシートでは60ナノ秒、シミュレーションでは77ナノ秒となっています。非常に相関性が高いとは言えませんが、Bsupp ly_sens i t iv i tyの関数を調整して結果を更に改善するかどうかは読者の判断に委ねたいと思います。少なくとも、ブレーク・ビフォア・メーク動作にかかる時間は、15ナノ秒~24ナノ秒の間に適切に収まっています。
データシートでは、遅延と温度の関係についての詳しいデータは示されていません。シミュレーションでは、温度が高い場合に生じる減速だけでもモデル化するために、C d e l a y aに温度の項を追加しました。その結果を図21に示します。
LTspiceを入手したい方は、analog .com/ jp / l t sp iceでダウンロードしてください。
本稿で紹介したマクロモデルのシンボルに対応するLTspiceのテキスト・ファイルは、こちらから入手できます(ファイル名はADG333.asy)。ADG333.ascの回路図を、それを使用するすべての回路図にコピーする代わりに、A D G 3 3 3 . a s yというシンボルを使用することができます。ADG333のシンボルには、個々のスイッチのシンボルが含まれています。スイッチのシンボルのファイルはspdt_40V.asc、回路図のファイルはspdt_40V.asyです。
SA SAVdd
Vssspdt_40V
GND_pin
Vdd
Vss
GND_pin
X1
ADG333A.ascmacromodel
spdt_40V
spdt_40V
X2
X4
spdt_40V
X2
SB
In
D
S4A
S4B
IN4
D4
Vdd
S1A
S1B
IN1
D1
S3A
S3B
IN3
D3
S2A
S2B
IN2
Vss
Gnd_pin
D2
SB
In
D
Vss
Vdd
GND_pin
Vss
Vdd
.model Dleak D (Is=2.83–13)
Dddss
Dleak
GND_pin
SA
SB
In
D
SA
SB
In
D
図 2 3 . A D G 3 3 3 Aのマクロモデルの回路図
VD
0.000AC 0
VSB
IN1
S1A
D1
S1B
VssGnd_pinS2B
D2
S2A
IN1
IN4X1
1 20
ADG333A
S4A
D4
S4B
Vdd
S3B
D3
S3A
IN3
VSBCstray_VSB
Cstray_D
VSA
VSA
Vin
Vss
Vss
{vdd} {vss}{VSB}AC1
Vdd
Vdd
Itest
PULSE( 5 0 1n 10n 10n 10u 1)
Vin
2pF2nF
Cstray_VSA
2pF
***.dc VSA {Vss} {Vdd} 0.1.ac dec 20 1k 1g***.ac list 1e4.tran 20u***.step param VSA –15 15 0.25***.step param Vdd list 10 20 30
Barry Harvey([email protected])は、アナログ・デバイセズでアナログICの設計を担当しています。これまでに、高速オペアンプ、電圧リファレンス、ミックスド・シグナル回路、ビデオ回路、DSLライン・ドライバ、D/Aコンバータ、サンプル&ホールド・アンプ、乗算器などを設計してきました。スタンフォード大学で電気工学の修士号を取得。20件を超える特許を保有し、それと同じくらいの数の記事や論文を発表しています。趣味は、中古のテスト装置を修理すること、ギターを演奏すること、Arduino関連のプロジェクトに取り組むことです。