FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007 José Carlos Alves 1 Projecto de Sistemas Digitais (EEC0055) Mestrado Integrado em Engenharia Electrotécnica e de Computadores 4º ano, 2º semestre António José Araújo ([email protected]) Hélio Sousa Mendonça ([email protected]) http://www.fe.up.pt/~aja/PSDI_200607-2S FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007 José Carlos Alves 2 Projecto de Sistemas Digitais • Tecnologias digitais cada vez mais importantes – vastas áreas de aplicação – evolução tecnológica exponencial (lei de Moore) • tamanho, consumo, rapidez – custo continua a descer (um PC custa 1000€!) • Um sistema (electrónico) digital deve ser… (numa perspectiva industrial) – bom: satisfazer a funcionalidade com fidelidade e fiabilidade – barato: custo mais baixo possível, sem comprometer a qualidade • Projectar um SD –“if it wasn’t hard they wouldn’t call it hardware”, J.F. Wakerly – ferramentas computacionais ajudam “the little gray cells” mas não substituem
58
Embed
Projecto de Sistemas Digitaisaja/PSDI_200607-2S/slides/slides... · 2007-03-13 · – ASIC, FPGA, componentes off-the-shelf? • Particionamento arquitectural – um sistema pode
This document is posted to help you gain knowledge. Please leave a comment to let me know what you think about it! Share it to your friends and learn new things together.
Transcript
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
1
Projecto de Sistemas Digitais(EEC0055)
Mestrado Integrado em Engenharia Electrotécnica e de Computadores
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
2
Projecto de Sistemas Digitais• Tecnologias digitais cada vez mais importantes
– vastas áreas de aplicação– evolução tecnológica exponencial (lei de Moore)
• tamanho, consumo, rapidez– custo continua a descer (um PC custa 1000€!)
• Um sistema (electrónico) digital deve ser…(numa perspectiva industrial)
– bom: satisfazer a funcionalidade com fidelidade e fiabilidade– barato: custo mais baixo possível, sem comprometer a
qualidade
• Projectar um SD– “if it wasn’t hard they wouldn’t call it hardware”, J.F. Wakerly
– ferramentas computacionais ajudam “the little gray cells”mas não substituem
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
3
Fluxo de projecto (típico)
Ideia
sistema (abstracto)
circuito (RTL – lógico)
mapeamento tecnológico
validação
validação fabrico
teste/dev/null
DQ
DQ
um controlador de intensidade luminoas para ligar e desligar luzes de casa sempre que anguementra ou sai da casota do cao que se chama bobi e tem tambem um gato que se chama tareco1 - receptor2 - um cpu para calcular a luz3 - interface de potência
inte
rfac
e
processador
memória
validação
IC
always @(posedge clock or posedge reset)begincase(state)
start: begin if ( enable) ready <= 1;else ready <= 0;state <= waitfor;end
endcaseend
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
4
Concepção• Ideia
– clarificar e estruturar a ideia, definir especificações• um produto é muito mais do que o sistema digital• por vezes um projecto é iniciado com especificações incompletas
• Exequibilidade– boas ideias podem não ser praticáveis
• custo ou risco elevado• tecnologia não acessível, não dominada ou não adequada• tempo de desenvolvimento demasiado longo
• Implementação– Parte do projecto pode ser independente da tecnologia alvo...– ...mas deve ser decidida o mais cedo possível no ciclo de projecto
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
5
Aspectos tecnológicos• Que tecnologia?
– ASIC, FPGA, componentes off-the-shelf?
• Particionamento arquitectural– um sistema pode não “caber” num único componente
• tamanho, número de terminais, tecnologia de fabrico• divisão da funcionalidade (por exemplo analógico vs. digital)• selecção dos componentes e da tecnologia de montagem
memória
interface
co-proc
CPU
I/O proc
funcionalidaderapidezdisponibilidadenúmero de pinosencapsulamentofabricante(s)
PCBCOBMCMwire-wrap
ASIC
RAMmP
LSI
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
• ASIC (CMOS)– Centenas de MHz, baixo consumo, custos fixos elevados– Densidades: 250K gates/mm2 (90nm), 320K (65nm)
• FPGA– Centenas de MHz, consumo elevado, sem custos fixos– Reconfiguráveis!– 10.000.000 gates (equivalentes…) num único chip
• Microcontroladores/microprocessadores– Baixo custo, baixo desempenho, programáveis– Muitas configurações com variados periféricos
• Exemplos: os PIC da Microchip, muitos derivados do 8051
• Circuitos discretos– Circuitos “off-the-shelf”, funcões específicas (ASICs)– Circuitos integrados digitais para SSI e MSI (série 74…)
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
7
Justifica-se um ASIC/FPGA?
• Alguns dos aspectos a ter em conta– rapidez (MHz, MIPS, MFLOPS)– consumo de energia– tamanho físico– custo (das ferramentas, prototipagem e produção)– complexidade do projecto– Flexibilidade (evoluções futuras?)– fiabilidade– testabilidade– dissipação térmica– compatibilidade electromagnética– resistência mecânica
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
– fundamentais para projectar em tempo útil circuitos complexos– Muitos problemas são NP-hard
• Ferramentas CAD/CAE
– trabalham com representações electrónicas de SDs (modelos)– exemplos de ferramentas CAD/CAE
• captura esquemática (mais do que desenhar o circuito lógico...)• síntese (layout, lógica, RTL, alto nível)• desenho físico (layout), verificação de regras geométricas• simulação lógica (verificação funcional)• análise temporal• simulação eléctrica • modelação e simulação de faltas• geração de vectores de teste• análise térmica• edição de texto (documentação e não só!)
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
9
Modelos de circuitos digitais• Representações electrónica de SDs
– usadas e transformadas por ferramentas CAD/CAE
• Um modelo é uma aproximação!– que pode ser boa e pode ser má…– rigor ⇒ detalhe ⇒ aproximação da tecnologia– a simulação de um modelo nunca é igual ao seu
funcionamento real
• Modelos (frequentemente) tratados por humanos– modelos estruturais (esquemáticos)
• detalham a estrutura do circuito, interligando “componentes”– modelos comportamentais (HDLs, state charts, tabelas, BDDs)
• descrevem apenas o comportamento do sistema
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
10
Y- chart
comportamental
estrutural
físico
placas, MCMs
módulos, chips
células
layout detransistores
transistoresportas lógicas
registos, muxs
processadores, memórias
fluxogramas,algoritmos
transferências entre registos
expressõesbooleanas
funções detransistores
dispositivológicoRTL
sistema
níveis
de ab
strac
ção
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
11
Especificação de um SD• Tradicionalmente…
– captura esquemática (estrutural)• interligação de portas lógicas, flip-flops, componentes RTL,…• bibliotecas de componentes específicas de uma tecnologia• anotação do desenho com atributos
– nomes, parâmetros, restrições para implementação• captura a estrutura (física) do circuito• transformado de forma optimizada para uma tecnologia alvo
– tabelas de verdade, expressões booleanas (comportamental)• conveniente para blocos de lógica combinacional ou FSMs
– minimização lógica– codificação de estados
• representação textual, tradução automática para um circuito lógico• independente do meio de implementação
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
12
Especificação de um SD• Actualmente...
– projecto a níveis de abstracção mais elevados• representações comportamentais ao nível RTL e algorítmico• linguagens normalizadas para descrição de hardware
– suportadas por ferramentas de síntese automática– combinam modelação estrutural com comportamental– permitem ao projectista abstrair-se da tecnologia alvo– portabilidade e facilidade de manutenção e documentação
• redução do ciclo de projecto– permite explorar melhor o espaço de soluções
– comparando com a programação de computadores...
código máquinaassemblyC, C++
layoutportas lógicasHDLs
nível deabstracção crescente
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
13
Projecto estruturado• Hierarquia e modularidade
– conceitos semelhantes aos empregues em programação estruturada– objectivos:
• estruturação do projecto• permitir a reutilização de módulos• facilitar a verificação do projecto• simplificar a produção da documentação (geralmente esquecida!)
– “quanta” hierarquia ?• critérios principais:
– funcionalidade e granularidade (complexidade dos módulos)
• uma diferença importante da hierarquia em software:– não significa reduzir a complexidade do hardware– geralmente “desaparece” em algum estágio da implementação
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
14
Metodologias de projecto• Abordagens típicas
– bottom-up (capture-and-simulation)• hierarquia criada de baixo para cima (lógico ⇒ RTL ⇒ sistema)• ciclo de projecto:
– desenhar os circuitos mais simples (ou usá-los se existirem)– validar com simulação esses circuitos– usá-los na construção de outros circuitos mais complexos
– top-down (describe-and-synthesize)• hierarquia criada de cima para baixo (sistema ⇒ RTL ⇒ lógico)• ciclo de projecto
– especificar o sistema de forma comportamental– sintetizar e avaliar as soluções resultantes de diferentes restrições
– na prática usa-se uma mistura de top-down e bottom-up
manual
automático
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
15
Validação do projecto• Simulação funcional
– verificação funcional da especificação • realizada a diferentes níveis de abstracção (sistema ou RTL)• verificar que é satisfeita a funcionalidade desejada• se não funciona? detecção e depuração de erros (debug)• problemas:
– como definir os vectores de simulação ?– como se sabe que o resultado é correcto ?– quão exaustivo é o teste ?
– fontes de erro mais comuns• especificações incompletas, ligações erradas ou nomes trocados• uso incorrecto de ferramentas de síntese automática• má organização das várias versões de um projecto • os computadores não erram, os humanos sim…• são humanos que criam as ferramentas de software!
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
16
Validação do projecto• Análise temporal
– circuitos lógicos introduzem atrasos• a simulação dá resultados correctos considerando os atrasos ?• qual o desempenho ?• o que limita o desempenho ? Como se pode melhorar ?
– modelos de atrasos• específicos de uma tecnologia• dependem do circuito em que um componente se insere (fan-out)• quanto mais completo é o modelo, mais complexa é a simulação
– tpLH, tpHL, tr, tf (mínimos, típicos e máximos)
• interligações também introduzem atrasos – função do comprimento e da forma – só são conhecidos após a implementação ao nível físico
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
17
Implementação
• Síntese lógica– Tradução automática de descrições abstractas (textuais)– Resultado é um netlist que interliga blocos primitivos
• Portas lógicas, flip-flops, buffers, RAMs,…• Cada bloco tem uma representação física determinada
• Place&Route– Colocação física desses blocos numa área determinada
• Minimizar a área, maximizar as relações de proximidade– Construir as interligações definidas no netlist
• Satisfazer restrições temporais, minimizar a área– Sinais de relógio devem ser tratados à parte
• Ferramentas e processos dedicados para sinais desse tipo
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
18
Teste• Teste do sistema fabricado
– testar para quê?• minimizar (→ 0%) o número de sistemas defeituosos vendidos• detectar e diagnosticar defeitos de fabrico• melhorar o sistema ou o processo produtivo
– como testar ?• construir um modelo de faltas do circuito • criar vectores de simulação que as consigam detectar
– saídas diferentes na presença ou ausência da falta– ferramentas para ATPG - Automatic Test Pattern Generation
– teste é uma fatia importante do custo de produção• projecto orientado para a testabilidade (DFT - Design for Testability)• auto-teste (BIST - Built-in Self Test)• teste de PCB (boundary scan test, norma IEEE 1149.1)
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
19
Linguagens de descrição de hardware• Modelação de um circuito (digital)
– descrições comportamentais permitem nível elevado de abstracção– metodologia top-down: ferramentas de síntese automática– representação textual: portabilidade, edição e documentação– a favor do esquemático: “uma figura diz mais do que mil palavras”
• um esquema captura melhor a ideia estrutural• ferramentas gráficas front-end produzem descrições em HDLs
– editores de esquemático: netlist em HDL (estrutural, gate-level ou RTL)– editores de diagramas de estados: descrições sintetizáveis
– duas perspectivas na construção de um modelo• descrever o seu funcionamento apenas para simulação• construir uma descrição sintetizável ($monitor(…) não é sintetizável!)
– um modelo sintetizável deve descrever “bem” o seu funcionamento– subsets das linguagens e regras de modelação dependem das ferramentas
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
20
Verilog vs. VHDL - história•VHDL
– ‘80: por necessidade de normalização, documentação e portabilidade, e DOD funda projecto para criar linguagem de “programação” para descrever hardware
– ‘83: início do desenvolvimento do VHDL (IBM, Texas, Intermetrics)– ‘87: o DOD impõe que todos os SDs fossem descritos em VHDL; standard IEEE 1076;
os sistemas electrónicos do F-22 foram um dos primeiros projectos em VHDL– ‘93: VHDL é revisto e adoptado como o standard IEEE 1076 ’93– ‘96: adopção generalizada por ferramentas EDA; package para ferramentas de síntese (IEEE
1076.3); modelação de bibliotecas para ASIC e FPGA (IEEE 1076.4)
•Verilog– ‘81: Gateway Design Automation, Philip Moorby cria GenRad HDL e o simulador HILO– ‘83: Gateway lançou a linguagem Verilog HDL e um simulador de Verilog– ‘85: linguagem e simulador são enriquecidos (Verilog-XL)– ‘87: Synopsys adopta Verilog como formato de entrada para ferramentas de síntese– ‘89/’90: Cadence compra Gateway e separa o simulador da linguagem; a linguagem é
libertada para o domínio público; é criado o OVI (Open Verilog International)– ‘93: neste ano, de todos os circuitos submetidos a fundições de silício, 85% foram
desenvolvidos e submetidos em Verilog.– ‘95: Verilog é revisto e adoptado como o standard IEEE 1364
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
21
Verilog e VHDL - comparação• capacidade de modelação
– semelhante para modelos estruturais– VHDL oferece melhor suporte para modelos abstractos e modelos de atrasos– Verilog tem melhores construções para modelar ao nível lógico e primitivas
de bibliotecas de ASICs e FPGAs
• tipos de dados– VHDL suporta tipos de dados abstractos criados pelo utilizador– em Verilog os tipos são muito simples e mais próximos do hw (wire e reg)
• aprendizagem– VHDL é fortemente tipada, menos intuitiva, mais verbosa (baseada em
ADA)– Verilog é mais simples e menos verbosa (baseada em C)
• parametrização– VHDL tem construções para parametrizar número de bits, replicar
estruturas e configurar modelos– Verilog suporta apenas modelos com parâmetros, instanciação com
redefinição de parâmetros
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
24
Modelação em HDL• Modelo sintetizável vs. modelo não sintetizável
– ferramentas de síntese automática inferem uma estrutura• o modelo (comportamental ou estrutural) vai ser hardware• regras, restrições e recomendações das ferramentas de síntese
– como é interpretado e traduzida a descrição em HDL– simulação e implementação devem concordar– construções específicas da tecnologia de implementação
– modelos não sintetizáveis• não são traduzidos para hardware• definem estímulos para simulação; monitorização de sinais• modelam o comportamento de outros circuitos só para simulação
– circuito de relógio– memórias ou CPUs– circuitos de interface (por exemplo conversores A/D ou D/A)
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
25
Modelação em HDLsrecomendações gerais
• Antes de iniciar a construção do modelo– definir a arquitectura e estruturação do projecto (particionamento)– ferramentas de síntese não processam bem circuitos muito grandes!
• Problemas de optimização são NP-completos
• Escrever o código de modo a reflectir a arquitectura– estruturado em módulos e funções, ter em mente a reusabilidade– favorecer a legibilidade: nomes, comentários, parêntesis, parâmetros
• Garantir a precisão da simulação– deve traduzir fielmente o comportamento do hardware gerado– modelar correctamente o comportamento das partes não sintetizáveis
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
26
Verilog HDL (Hardware Description Language)
• Linguagem de descrição de hardware (digital)– Suporta modelação em diferentes níveis de abstracção– criada para modelação e simulação de circuitos digitais– actualmente usada como fonte para ferramentas de síntese– modelos estruturais e modelos comportamentais– não é uma linguagem de programação!
• Unidade básica de um modelo em Verilog:– module: um sub-circuito definido por:
• interface (entradas e saídas)
• implementação (modelo do circuito digital)
preset
clear
q
qbar
q
qbar
preset
clear
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
27
Verilog - introdução• Modelo estrutural de uma latch SR com portas NAND:
module ffnand(preset,clear,q,qbar);input preset, clear;output q, qbar;
nand #1 nand1(q, qbar, preset),nand2(qbar, q, clear);
endmodule
interface
implementação
q
qbar
preset
clear
instância
atraso
• Circuito:saída entradas
primitiva
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
28
Verilog - introdução• Simulação do módulo ffnand
`timescale 1ns/100ps
module top_ffnand;wire q, qb;reg pre, clr;
ffnand ffnand1(pre,clr,q,qb);
initialbegin
$monitor($time, “ preset=%b, clear=%b, q=%b, qbar=%b”,pre, clr, q, qb);
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
30
Verilog - introdução
• Um contador de 4 bits (counter)– estruturação em 3 módulos: c16, Dff e clockgen– clockgen produz o sinal de relógio– contador c16 usa instâncias do módulo Dff (flip-flops tipo D)– hierarquia do modelo:
clockgenc16
Dff Dff Dff Dff
counter
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
input a, b, cin;output s, co; // resultado e carry-outwire t1, t2, t3;
xor #3 xor_1( s, a, b, cin );
and #2 and_1( t1, a, b ),and_2( t2, a, cin),
and_3( t3, b, cin);
or #(2,3) or_1( co, t1, t2, t3);
endmodule
interface
implementação
instância
saída
entradasprimitivaslógicas
atraso de propagação: tpLH=2 unidades de tempo; tpHL=3 unidades
fios
comentárioatraso de 3
unidades de tempo
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
37
declaração do interface• um módulo pode não ter interface
– em módulos usados para teste de outros - testbenchesmodule myadder_testbench; // sem entradas nem saídas
• declaração de portos de interface:– portos unidireccionais:
input [7:0] din_a, din_b; // din_a, din_b são entradas de 8 bits// onde o MSB é din_a[7] e o LSB é din_a[0]
input clock, reset; // clock, reset são entradas de 1 bitoutput [0:8] res; // result é uma saída de 9 bits, onde o
// MSB é res[0] e o LSB é res[8]
– portos bidireccionais:inout [7:0] databus; // databus é um sinal bidireccional de 8 bits:
// pode forçar um nível lógico ou receber um// sinal do exterior
• todos os sinais declarados como portos de entrada/saída são do tipo wire (fio)– fios (wires) apenas “propagam” valores lógicos entre uma origem e um destino– as saídas que “seguram” valores lógicos devem ser declaradas como sinais do tipo reg
• valores lógicos: 1, 0, x (desconhecido) e z (estado de alta impedância)
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
38
declaração de sinais• sinais do tipo wire representam fios ou barramentos (vários bits)
– servem para transportar um valor lógico desde uma origem que o produz– um identificador não declarado é considerado um wire de 1 bit
wire en_clock, sel_reg; // fios simples (um bit)
wire [15:0] opr_a, opr_b; // dois barramentos de 16 bits
• sinais do tipo reg representam “registos” (um ou mais bits)– seguram valores lógicos
reg clock, reset; // registos de 1 bit
reg [7:0] Ra, Rb; // registos de 8 bits
reg [15:0] regfile[0:31]; // vector de 32 registos com 16 bits cada
• campos de vectores de bitsRb; // todo o registo Rb de 8 bits
opr_a[15:8]; // os 8 bits mais significativos de opr_a
Rb[3]; // o bit 3 do registo Rb
regfile[6]; // o elemento no endereço 6 do vector regfile;
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
39
primitivas lógicas
• primitivas lógicas implícitas na linguagem Verilog– representam “componentes” que implementam funções lógicas elementares
• realizam operações entre sinais de 1 ou mais bits
– portas lógicas: and, nand, or, nor, xor, xnor (1º sinal é saída, restantes são entradas)
and and_1(o1, x1, x2), and_2(o2, x3, x4, x5, x6, en);
– buffers e inversores: buf, not (último sinal é a entrada e os restantes são saídas)
not inv_1(nclkout, nclkout1, nclkout2, clkin);
buf mybuffer(a, b, c, d, busout);
– buffers de 3 estados: bufif1, bufif0
bufif0 tristate_1(out, in, control);
– inversores com saída de 3 estados: notif1, notif0
notif0 my_not(not_in, in, control);
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
40
tempos de propagação(não suportados em modelos sintetizáveis)
• na instanciação de primitivas são especificados com o operador #and #3 and_1(o1, x1, x2, x3; // tp = 3 unidades de tempo
and #(3,5) and_2(out2, a, b); // tplh=3, tphl=5
bufif1 #(3,2,5) buf_1(out, in, en) // tplh=3, tphl=2, tpHiZ=5
• para cada tempo podem ser especificados valores min, typ e maxand #(3:4:5) myand(out2, a, b); // tpmin=3, tptyp=4, tpmax=5
bufif1 #(1:2:3,2:3:4,3:4:6) buf_1(out, in, en) // atrasos min:typ:max
• o valor da unidade de tempo é definido pela directiva `timescale`timescale 1ns/100ps // uma unidade=1ns; precisão de simulação=0.1ns
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
41
Verilog – modelos estruturais
• um somador de 4 bits– usando instâncias do full-adder anterior
module four_bit_adder(a, b, cin, s, cout);
input [3:0] a, b;input cin;output [3:0] s;output cout;
• falta de reset (síncrono e/ou assíncrono)• todas as saídas são registadas• Yme não é saída Mealy• não é definido o estado inicial• falta o estado 2’b11
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
Memória de estadoLógica de geraçãodo próximo estado
e das saídas
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
69
Máquinas de estados - modelação em Verilog
• Separação da lógica do próximo estado das saídas
always @(state or i1 or i2)begincase (state)2’b00: if (i1)
nextstate=2’b01;elsenextstate=2’b00;
2’b01: beginif (i2)
nextstate=2’b00;else
nextstate=2’b10;end
2’b10: nextstate=2’b00;
default: nextstate=2’b00;
endendmodule
always @(state or i1 or i2)begin
case (state)2’b00: begin
Ymo=0;if (i1)
Yme=0;else
Yme=1;end
2’b01: beginYmo=1;if (i2)
Yme=0;else
Yme=1;end
2’b10: beginYmo=1; Yme=1;
enddefault: begin
Ymo=0; Yme=1;end
endendmodule
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
70
Máquinas de estados - modelação em Verilog
• Combinando estado corrente e próximo estado
always @(posedge clock or negedge reset)beginif (!reset)
state <= 2’b00;else
case (state)2’b00: if (i1)
state<=2’b01;else
state<=2’b00;2’b01: begin
if (i2)state<=2’b00;
else state<=2’b10;
end2’b10: begin
state<=2’b00;end
default: beginstate<=2’b00;
endendendmodule
modelando Ymo como saída síncrona:
always @(posedge clock or negedge reset)begin
if (!reset)begin
Ymo<=0;state <= 2’b00;
endelse
case (state)2’b00: if (i1)
beginYmo<=1;state<=2’b01;
endelsebegin
Ymo<=0;state<=2’b00;
end...
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
71
Síntese de Sistemas Digitais
comportamentalestrutural
físicoplacas, MCMs
módulos, chips
células
layout detransistores
transistoresportas lógicas
registos, muxs
processadores, memórias
fluxogramas,algoritmos
transferências entre registos
expressõesbooleanas
funções detransistoresdispositivológico
RTLsistema
níveis
de a
bstra
cção
alto nível (behavioral)
lógica
RTL
circuito
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
72
Problemas de síntese
• Síntese estrutural– do domínio comportamental para o domínio estrutural– dependente da tecnologia, não define a realização física– sujeita a restrições como área, desempenho, potência,…
• Síntese física– transformação do domínio estrutural para o domínio físico:
• dispositivo: produção dos desenhos das máscaras de células (layout)• célula: colocação de células e interligações (place & route)• RTL: organização física de módulos (floorplanning)• sistema: particionamento em componentes, PCBs, MCMs
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
73
Síntese RTL• origem
– descrição comportamental ao nível RTL (ou lógico)• variáveis (registos)• operações entre variáveis (aritméticas, lógicas, deslocamento de bits)• decisões (if-then-else, case)• transferências entre registos síncronas com sinais de relógio
– restrições de implementação• frequência mínima do sinal de relógio• espaço ocupado: número e tipo de células (FPGAs) ou área física (ASICs)
• destino – um modelo estrutural ao nível lógico
• antes do mapeamento tecnológico: portas lógicas, flip-flops, latches• após a optimização para a tecnologia alvo: rede de células disponíveis
da tecnologia
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
74
Síntese RTL
• Como é traduzido o código?– cada módulo é sintetizado para uma tecnologia genérica
• pode ser realizada alguma optimização lógica nesta fase – o circuito é posteriormente optimizado para a tecnologia alvo
• são usadas apenas células que existam na biblioteca alvo• optimização da utilização dessas células (área ou rapidez)• pode ser mantida a hierarquia ou ser “planificado” num só nível
– as construções Verilog são traduzidas em circuitos padrão:• if-then-else – multiplexers 2÷1• case-endcase – multiplexers “grandes” (ou lógica random)• always @(posedge clk ... ) – circuitos síncronos com clk• assign ou always @(a or ... ) – circuitos combinacionais• operadores aritméticos e lógicos – circuitos combinacionais
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
75
Síntese RTL – estilo de codificação
• O “estilo” de codificação afecta o resultado– Dependente da ferramenta de síntese (ler os manuais!)
• as ferramentas têm directivas que “guiam” o processo de síntese
– Estrutura de circuitos combinacionais gerados por expressões• depende da associação de operadores:
• a*(b+c+d+e)• a*((b+c)+(d+e))• a*(b+c)+a*(d+e)
– Codificação de FSMs• codificação de estados é feita explicitamente pelo projectista
– a codificação adoptada afecta muito a qualidade do resultado
• obtêm-se melhores resultados dividindo uma FSM em vários blocos– próximo estado, saídas, timers, ...
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
76
Modelos RTL sintetizáveis(regras genéricas suportadas pelas ferramentas de síntese)
– Atrasos são sempre ignorados• o seu uso pode tornar incoerente a simulação e o comportamento do
circuito
– Sinais do tipo reg• nem sempre são traduzidos em registos• podem ser traduzidos em wire, D-flip-flops ou latches transparentes
– Atribuição contínua (assign sum=a^b^cin;)• traduzida para um bloco de lógica combinacional
– Operadores aritméticos e lógicos• inteiros sem sinal, dimensão dos resultados depende dos operandos• são criados circuitos combinacionais que os implementam• podem ou não ser partilhados para diferentes operações do mesmo tipo
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
77
Construção de modelos sintetizáveis
– always - duas formas• always @(posedge ...): os sinais tipo reg são traduzidos para FFs tipo D
always @(posedge clock or negedge reset)beginif (!reset)acc = 8’b00000000;
elseacc = data_in;
end
• always @(a or b or ...): sinais do tipo reg são latches ou wires
reset assíncrono;tem de ser avaliado no primeiro if(...)
always @(a or b or sel)beginif (sel)
out = a;elseout = b;
end
out é uma latch out é uma função combinacional de sel, a e b
lista de sensibilidadesalways @(a or sel)beginif (sel)
out = a;end
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
78
Construção de modelos sintetizáveis
– inferência de latches em circuitos combinacionais com construçõesalways - regra geral
• latches são geradas para sinais do tipo reg que não sejam completamente especificados para todos os casos de instruções condicionais (por exemplo if (sel) out = a; e quando sel==0 ? )
• no caso contrário é apenas gerado um circuito combinacional sem elementos de memória
– latches são (geralmente) indesejáveis e fatais• como podem afectar o funcionamento de um circuito síncrono?!
– ferramentas de síntese ignoram a lista de sensibilidades• em construções do tipo always @( enable or bus_a or bus_b)
• o simulador não: só avalia o bloco quando algum sinal muda de estado• um modelo pode simular mal mas o circuito resultante funcionar bem!
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
79
Construção de modelos sintetizáveis
– inferência de buffers de 3-estados• atribuindo z a um sinal (do tipo reg)
module three_state(in, out, en);input in, en;output out;reg out;
always @( in or en)if (en)out = in;
elseout = 1’bz;
endmodule
assign out = en ? in : 1’bz;
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
80
Construção de modelos sintetizáveis– ciclos
• for(...): só são suportadas 4 formas:– crescente ou decrescente de passo constante (...;index=index±step)– condição de terminação com <, >, <= ou >=
• while (...): cria um ciclo combinacional; deve ser quebrado com @(posedge clock)
always @( a or b or carry )for(i=0;i<=31;i=i+1)begins[i] = a[i]^b[i]^carry;carry = a[i]&b[i] | a[i]&carry | b[i]&carry;
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
81
Verificação do projecto
• Verificação funcional– processo para demonstrar a correcção funcional de um modelo
• que estímulos para garantir que o modelo está funcionalmente correcto?
• Importância da verificação (multi-million gate…)– consome tipicamente 70% do esforço do projecto– N Engs para projecto RTL mas 2N para verificação– os testbenches representam até 80% do volume total de código– verificação está no caminho crítico de um projecto
• Reduzir o custo da verificação– explorar paralelismo e a reutilização dos processos– criar testbenches a níveis de abstracção elevados (>RTL, eg. Matlab)– minimizar o factor humano (que é a verdadeira fonte de erros!)
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
82
Verificação de um modelo
Testbench
DUVDesign Under
Verification
estímulos saídas
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
83
O “factor humano” na verificação
EspecificaçãoInterpretação
Codificação RTL
Verificação
Modelo RTL
Factor humano
O mesmo projectista
A verificação não é feita contra a especificação originalO processo pode ser “viciado” se apenas existir uma só interpretaçãoÉ (mais ou menos…) normal as especificações conterem ambiguidades
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
84
Como reduzir o factor humano?• Automatização
– Criar procedimentos que verifiquem o projecto automaticamente (!)• quem faz esses procedimentos?
• Redundância– dois projectistas: um projecta o sistema e o outro verifica– cada um tem uma interpretação da especificação
Especificação
Interpretação A Codificação RTL
Verificação
Modelo RTL
Interpretação B
Projectista A
Projectista B
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
85
Processos de verificação• Verificação formal
– usa processos formais para provar características de um modelo• verificação da equivalência entre modelos (equivalence checking)• verificação que um modelo satisfaz condições (model checking)
• Verificação funcional– pretende provar que o modelo RTL satisfaz a especificação
• pode-se mostrar que é satisfeita a funcionalidade ensaiada• mas é impossível provar que é satisfeita a especificação (informal...)
• Geração de testbenches– geram estímulos para verificar certas propriedades do modelo
• por exemplo, tentar violar uma propriedade
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
86
Verificação da equivalência(equivalence checking)
• Verifica se dois modelos RTL/estruturais são equivalentes– verifica dois netlists após algum pós-processamento automático (ou manual)
• por exemplo, inserção da cadeia de scan (para construir a infraestrutura de teste)
– verifica se o netlist produzido pela síntese é equivalente ao modelo RTL• o modelo pode estar mal codificado, as ferramentas de síntese podem ter bugs
– permite verificar se um modelo RTL representa um netlist já existente
síntese / modificação manual
Verificaçãoda equivalência
RTL/netlistRTL/netlist
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
87
Verificação do modelo(model checking)
• Verifica se o modelo satisfaz condições/afirmações– as condições a verificar são sujeitas a interpretação
• exemplo de condições:– todos os estados de uma FSM são atingidos? não ocorre deadlock?– um interface responde correctamente sob condições dadas?
– problema: identificar na especificação que condições verificar...
codificação RTL
Verificaçãodo modelo
RTLespecificação
interpretação
condiçõesafirmações
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
88
Verificação funcional• Verifica se o modelo realiza a funcionalidade especificada
– a tradução da especificação para o código RTL é feita por humanos• é um processo manual “naturalmente” sujeito a erros
– especificações são (geralmente) representadas em linguagens informais• com ambiguidades, sujeitas a diferentes interpretações
– apenas se garante a correcção da funcionalidade ensaiada
codificação RTL
Verificação funcional
RTLespecificação
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
89
Geração de testbench• geração automática de estímulos para simulação
– com base em medidas de cobertura de código (code coverage)• que construções do código RTL são ensaiadas para um conjunto de estímulos?• que estímulos são necessários para activar e verificar parte do código?
– é o projectista que deve verificar os resultados da simulação– os estímulos produzidos não verificam a funcionalidade do projecto
cobertura do código
geração de testbench
testbenchRTL métricas
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
90
Prototipagem• Verificação por prototipagem (o DUV é hardware físico)
– como construir um protótipo de um ASIC?• componentes off-the-shelf
• que nível de equivalência? funcional, RTL ou lógico?
• sistemas baseados em FPGAs (oferecem actualmente milhões de gates…)
– o testbench é hardware (fontes de sinal, analisadores lógicos...)
– características eléctricas e dinâmicas são diferentes da tecnologia alvo• o processo de validação tem de conseguir “absorver” essas diferenças
– funcionamento em tempo real (ou quase)
– possibilita verificação com estímulos complexos de sistemas físicos• disponíveis em tempo real, mas difíceis de modelar
• exemplo: sistemas de controlo de processos físicos
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
91
Simulação• Verificação por simulação (DUV é um modelo informático)
– menor rapidez mas maior flexibilidade do que prototipagem• observar o estado de qualquer nó ou componente• forçar sinais a estados desejados • parar e reiniciar a simulação em qualquer estado• controlar de forma precisa a temporização de eventos assíncronos
– verificação funcional realiza-se em diferentes estágios do projecto• RTL, pós-síntese (gate-level), pós-layout (verificação temporal)
– diferentes modelos de atrasos • fornecidos nas bibliotecas que caracterizam a tecnologia alvo
– simulação de faltas• construção de conjuntos de estímulos para detectar defeitos• estimulam o circuito para “ver” o efeito de defeitos nas saídas
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
92
Simulação - problemas
• Como se constroem estímulos ?– não há procedimentos formais para gerar estímulos– processo heurístico, baseado na intuição e conhecimento do sistema– não é praticável a verificação exaustiva
• circuito com 75 entradas ⇒ 275 testes (1.2x103anos@1us/teste)
• Como se sabe se os resultados são correctos ?– só verifica a funcionalidade exercitada pelos estímulos– o modelo simulado é uma aproximação
• Estímulos para verificação e para teste– verificação: detectar e diagnosticar erros de projecto
• não é possível enumerar todos os erros de projecto
– teste: detectar e diagnosticar defeitos de fabrico• defeitos de fabrico (faltas) são modelados como erros lógicos
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
93
Simulação compiled code
• executa um modelo compilado do circuito– o circuito é traduzido em instruções de um processador
– apenas para verificação funcional; não suporta análise temporal– o comportamento de componentes é modelado por subrotinas– adequado para simular o comportamento de sistemas síncronos
– permite realizar simulações cycle based (resposta para cada ciclo de clk)
always @(a or b or c)begin#5 z=a+8;#10 y=b+c;#4 k=z+y;
end
c=1b=3a=2
t=0 t=5
z=a+8
t=15
y=b+c
t=19
k=z+y
t
c=xb=xa=x
eventos agendados e extraídos por ordem
t=40
y=b+c
t=25
c=2
initialbegin
a=2; b=3; #10a=4; b=6; #10a=6; b=8; #10 $stop;
end
always @(a or b)begin
a=a+bend
O que acontece neste caso?
lista de eventos
Δ
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
98
co-simulação
• cooperação de dois simuladores num só ambiente– simuladores cycle based e event driven
• um simula as partes síncronas, outro as partes não síncronas• ganho de rapidez em relação a um simulador (só) event driven• percorrem o eixo dos tempos (de simulação) em simultâneo
– simuladores de Verilog e VHDL (ou outras linguagens)• um simulador para cada linguagem num ambiente integrado• permitem simular modelos mistos (DUV em Verilog, testbench em VHDL)
• simuladores mixed-language– VHDL e Verilog traduzidas para um código intermédio (object code)– um só simulador simula esse modelo intermédio
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
99
Simulaçãointerpretação do valor lógico desconhecido
• Quando um circuito lógico é ligado,– memórias e flip-flops ficam com valores lógicos não definidos– é necessário prever um mecanismo de iniciação (reset)
• em circuitos “reais” está geralmente associado ao power-up
• Valor lógico desconhecido: u (em Verilog é representado por x)
– representa o estado de sinais lógicos não iniciados resultantes de• não iniciação de registos e memórias• indefinição do estado de entradas primárias do circuito a simular• resultantes de contenções em barramentos
– é processado juntamente com os valores lógicos 0 e 1• operadores lógicos são generalizados para tratar o valor lógico u
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
100
Simulaçãointerpretação do valor lógico desconhecido
• Tabelas de verdade para AND, OR e NOT
AND 0 1 u0 0 0 01 0 1 uu 0 u u
OR 0 1 u0 0 1 u1 1 1 1u u 1 u
NOT 0 1 u1 0 u
• Perda de informação propagando o valor lógico u
0
1
uu
u
u
u
desconhecidos, mas semprecom valores contrários
é sempre 1
não serve usar u e uuQ
Q
QQ
u
uu
1
desconhecido
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
101
Simulaçãoo valor lógico Z
• Modelação de buffers com saída de alta impedância
I O
E
• Um sinal com o nível lógico Z– pode ser forçado com 1 ou 0 (pull-up ou pull-down)– é sempre interpretado como u por uma entrada
Tabela de verdade:
I E 0 1 u0 Z 0 {0,Z}1 Z 1 {1,Z}u Z u {u,Z}
a
b
o a b 0 1 Z u0 0 u 0 u1 u 1 1 uZ 0 1 Z uu u u u u
Tabela de verdade de um barramento com 2 entradas
em que casos pode ocorrer contenção no barramento ?
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
102
Simulação - modelos de atrasos
• atraso de transporte– um atraso na propagação do nível lógico
• atrasos de subida e de descida– diferentes atrasos para as transições 0-1 e 1-0
• atrasos ambíguos– mínimos e máximos para os atrasos 0-1 e 1-0
• atraso inercial– duração mínima de uma entrada para ser propagada para a saída
• setup time e hold time (em flip-flops)
– setup time: tempo mínimo para D estar estável antes de clock– hold time: tempo mínimo para D permanecer estável após clock
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
103
Estratégias de verificação
• Que abordagens de verificação?– qual o nível de granulosidade dos elementos a verificar?– há ou não acesso e conhecimento da implementação interna?
• Como são verificadas as respostas?– análise visual de formas de onda não é (geralmente) praticável– comparação de dados armazenados em ficheiros
• Produzidos off-line por processos de confiança (nível mais elevado)
– incluir no próprio testbench o processo de verificação das saídas• “executando esta sequência de instruções sei que no instante t=134ns
R1 deve ter 35, R5 deve ter 4, ..., o PC deve ficar com A7B4,… senão ocorreu um erro” mas qual, onde e porquê?
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
104
Estratégias de verificação
• Verificação aleatória– não significa “atirar” aleatoriamente zeros e uns para as entradas!– aplicados estímulos que realizem aleatoriamente operações bem
definidas e realistas na operação do sistema• sequências de transacções num barramento com dados aleatórios
– possibilita a ocorrência de situações não previstas– devem ser contempladas as estatísticas de operações e dados– problema: como se podem prever as respostas?
• analisando as respostas off-line• comparando com respostas de modelos mais abstractos já validados• comparando com respostas de modelos em simulação
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
105
Planeamento da verificação• identificar as propriedades que interessa verificar
– a partir da especificação do sistema a projectar– os projectistas podem também sugerir verificações– definir a que nível deve ser verificada cada propriedade
• em modelos comportamentais de componentes em desenvolvimento?– verificar a funcionalidade contra a especificação
• num modelo estrutural com componentes já validados?– verificar “apenas” as interconexões entre esses componentes
• definir testes para verificar cada propriedade– exemplo: para validar o modelo de um filtro digital:
• resposta ao impulso unitário (calcular FFT - resposta em frequência)• resposta com degraus positivos e negativos, sinusóides com comp. DC
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
106
Planeamento da verificação• agrupar testes com requisitos semelhantes
– um único teste pode verificar todas as operações de uma ALU– um teste deve verificar o funcionamento de um CPU...– ...e outro teste deve verificar o funcionamento da memória cache
• verificações podem necessitar de novos recursos– design-for-verification: instrumentar modelos para facilitar o
processo de verificação (+ controlabilidade/observabilidade)• permitir “carregar” contadores longos (como validar um RTC?)• incluir mecanismos para inserção automática de “erros”• gerar estímulos em função das respostas do modelo
• construir testbenches para cada grupo de testes– uma equipa de verificação responsável por um grupo de testes– exige cooperação com as outras equipas de verificação e projecto
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
não ocorre competiçãoreset muda ao mesmo tempo que clk;quando clk troca, rst ainda tem o estado anterior (atribuições non-blocking)
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
110
Entrada de dados de ficheiro
• leitura de dados de um ficheiro de texto para um vectormem é um vector de registos, por exemplo: reg [15:0] mem[0:127]filename é o nome do ficheiro de texto que contém os dadosos dados são em ASCII, representando números em binário ou hexadecimalpodem ser incluídos comentários; posições não lidas ficam com ‘xxxx’
//ficheiro de dados em binario@00 // endereço 0x00 (zero, em hexadecimal)0000_0000_0000_0001 // dado, o caracter ‘_’ é um separador0000_0000_0000_1000@10 // os dados seguintes sao colocados a partir do endereço 0x100000000000001011
//ficheiro de dados em hexadecimal@00 // endereço 0x00 (zero, em hexadecimal)00_01 // dado, o caracter ‘_’ é um separador0AFE@10 // os dados seguintes sao colocados a partir do endereço 0x10FF_0B
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
111
Saída de dados para ficheiros de texto• $fopen, $fclose, $fmonitor, $fwrite, $fdisplay
integer HI, HQ; // File handlers
initial // open output filesbeginHI = $fopen(“dout_I.dat”);HQ = $fopen(“dout_Q.dat”);// simulate ... close files$fclose(HI); $fclose(HQ);
end
initial$fmonitor(fh,...); // $monitor para ficheiro
FEUP/DEEC : EEC0055 / Projecto de Sistemas Digitais, 2006/2007José Carlos Alves
115
Verilog PLI• PLI – Programming Language Interface
– Ligação do simulador de Verilog a programas em C– Acesso aos dados da simulação (escrita e leitura)– Construção de tasks específicas para tarefas de “alto nível”
• Link for ModelSim– Toolbox do MatLab para simulação conjunta MatLab-Modelsim