1 PADS Power-Logic 䕃ӊ䆁 䖢খ
Sep 24, 2020
������1
PADS Power-Logic ����
����
������
������������
• 08:30 - 09:00 ��
• 09:00 - 09:15 �� (�������)
• 09:15 - 09:30 �� (������� /����)
• 09:30 - 10:30 �� (����������� �!"#$)
• 10:30 - 10:45 %&
• 10:45 - 12:00 �' (()� /*+)
• 12:00 - 13:00 ,-
• 13:00 - 13:30 �. (/��01)
• 13:30 - 15:00 �2 (�345)
• 15:00 - 15:15 %&
• 15:15 - 15:45 �2 (67�389)
• 15:45 - 16:15 �: (;< //�=>)
• 16:15 - 16:30 �: (?@ /ABC#$(ECO))
• 16:30 - 17:00 �D (<EFGH(PCB)AI)"J)
• 17:00 - 17:30 KL A (MNO"PQR(OLE)STUV)
������
������������
����
������
�������� /����������������
• �������– Windows 98– Windows NT (4.0)
• ����– Pentium / 100MHZ (�)– Pentium / 300MHZ (� )– 64 M�� (� )– 32 M��������Window 98
������
������������
����
������
PowerLogic ������������
������
PowerLogic����
������ ��� /������
� ��
����
��PowerPCB
������(OLE)����
X/Y������ !"#$
�� %&
!"'(
������
� ��� ��� ��� ��
• ����� (LMB)– ��(�) �� ����
– ��(�) +�� ����
• ���� (MMB)– ��� �������
– ������ !�"#
• $���� (RMB)– %��&'(� ��)*+
– ,(�� -��,(.�,
������
������������������������
• 7 /0��
• 8 123�4567
• 9 "#
• 4 1�3�4567
• 6 1$3�4567
• 1 89
• 2 1:3�4567
• 3 !
• 0 ����
• . ;<-�(�
������
����
����:
#1 –����
#2 –���� !
������
������������
)�*+,-./0
1�23
��456789
:;89<�89
=>?@AB
CD89
Undo
Redo
EF89
GH89I�89
JK89
������
����������������
L�� M+
M+NO(Part Type)P
Q RSTU
VWX(Gate Decal)P
YZ#$[\
Postage Stamp��
Undo / Redo
������
������������
"#(Drafting)$%&
'((Design)$%&
)*(Busses)$%&
��45
]^_`
]^Fab
,-b.Qc
dQce.b
fgFabhiFab
��45
]^M+
]^�F
jklmno
jkpqrB`(Ref Des)
>stuvM+`onSM+/tuvM+`o
��45
]^EF
wxEF
:;EFFy
<�EFFy
z{EF
������
����� !����� !����� !����� !
G�GH!"#$
)�2|��`(offpage)P}2now~
G��������
}EF����F.
EF ��
G�23��
)���2|��`(offpage)�_��
1��67}���,�pqrB`(Ref Des)
������
"#��� !"#��� !"#��� !"#��� !
G���'(}
�����a
G���=>G�
�����|}
��G�
��NO}�&
AB������(OLE)���� ��
���>��
��
������,�PowerLogic����
������
$%$%$%$% /&'(%&'(%&'(%&'(%
G� ¡��¢_
`NOb %&
£¤¥G�_`
¦NOb §&/¨©%&
������
)*+,� !)*+,� !)*+,� !)*+,� !
G��ª��«
s¬®�¯��
r� ¡��°±
NO�² ��
,-³B��´�µ
¶·¸GH¹º»
������
-./ -./ -./ -./
• ��� !
• �$�"#
• ����=����> !�"#
• ��������3���>�?@����ABCD
������
012/012/012/012/
G�¼�����
1��L½>���¾�=>
����View�����
������
3�453�453�453�45
• +,�-./– � PowerLogic.INI�����
• 01�$�234 Logicfiles
• 56/"#-7�� CAM238
• OLE Scripts9 Samples.:LogicOLE238
• ;<#-�=>?@ .SCH
������
3�3�3�3�/6767676789:;89:;89:;89:;
�¿À GH*+ÁsÂ> GH*+
�ASCII*+}OLE*+
掏*+P,-GH
撏 *+P,-GH
ÃÇASCII*+}OLE*+
)�ÈÉ-� GH*+
������
ASCII����������������
• ����� �
• �������
• �������
• �������������
��
• !"#$%&'()%&!
*
������
<=��<=��<=��<=��(>?@AB��>?@AB��>?@AB��>?@AB��)
• �EF.G45HIJK
• LMN)�ESC�OP
• QRST.UVWXLMYEFZ
[\�]^
� ���
G = G�¼iÊ#$
GD =G�¼iÊ���#$
SH =iÊ23
W =G��� %&
S = �GH�ËÌ�
Q = ���
������
����
�������� “������������������������(GUI)”#1 –��/+�#2 –,-��#3 –./01#4 –2345678
_� Train.SCH��
������
��������
������
CDECDECDECDE
• Part Type���
�/����
����(PartDecal)
CAE��(Decal)
• PCB DecalWX5Y
Z[\&Pads Stacks
• CAE DecalFa�²
Î�ÏÐ
• Line Items]^
1_�`
ab�`
PADS ����
������
C3�FC3�FC3�FC3�F
Training.PT3 = 9�:;(Part Type)���
Training.PD3 = PCB<=(Decal)���
Training.LD3 = Logic<=(Decal)���
Training.LN3 = >(Line)���
���A�BC
Intel.PT3 TTL.PT3 USR.PT3 AMD.PT3
Intel.PD3 TTL.PD3 USR.PD3 AMD.PD3
Intel.LD3 TTL.LD3 USR.LD3 AMD.LD3
Intel.LN3 TTL.LN3 USR.LN3 AMD.LN3
������
PADSG�CDEG�CDEG�CDEG�CDE
NPN-1
2N2222
NPN-1 TO-18
TO-18
����
(Logic Decal)PCB��(PCB
Decal)
����(Part Type)
(Lines)*.LD3
*.LN3
*.PT3
*.PD3
������
G�C45G�C45G�C45G�C45
-sÂQ*+
-)�/�¿ÑQ*+
-G�ËÌ89
-sÂ/nSM+NO(Part Type)�²
-sÂ/nSCAEWX(Decal)(`o)
-sÂ/nSPCBWX(Decal)(Ò0�[)
� File/Library� �����
������
C45C45C45C45
±Ó Q*+P
sÂ/hi PCBWX(Decals)
sÂ/hiM+NO(Part Types)
sÂ> Q*+
hiQ ÑN±Óa
]^/nSÑNÔÕ�a
�FÖ×
sÂ/hiRSWX(Logic Decals)
sÂ/hiF(Line)�²
������
C45C45C45C45
M+`oØÙ'(
M+PØÙ'(
sÂ> b
nSÈÉ-� b
dQc:;�
67},-cÚ.Qc
£¤¥ÃÇQ cÚ
£¤¥Ã�Q �²
sÂQ�² *ÛÜÝ
Þßà
������
G�CH�IJKG�CH�IJKG�CH�IJKG�CH�IJK
Add -£¤]^> Q
Remove -£¤:;Q
Up/Down -£¤¥iÊU«�Q ËÌuT
Read Only - á±âQ ãäåæ
Shared -£¤ç®èéQ ê"
Allow Search -£¤âQ ËÌ
���PowerLogic���� 30����
������
LMNOG�CLMNOG�CLMNOG�CLMNOG�C
��ëìËÌ Q
��ëìËÌQ cÚ
Ã���Þß 89
��AB� íM+
��hi89îï
����������� !"#$%&�'()*+�
������
PQRSTPQRSTPQRSTPQRST
• Line Items - ?@%&ABCDEF
• PCB Decals - GG?@�PowerPCB�H%&
• %& CAE Decals -IJKLPart Type
• %& Part Type - IJKLPart Type
• �MJNOPPart TypeQJRSTUVWX%& Edit DecalDElectrical.
• Electrical `abcde(Part Type)fg
• Edit Decalhijklm(Gate).WX
������
G�UV� !G�UV� !G�UV� !G�UV� ! (Electrical)
• ��UVbc.noWX
• ��pq.rst�u(Ref Des).vw
• hix�bcyz{|
• hiHIfH(AlphaNumeric)}~{|
• �����+(Connector)����
• hiECO��(Registration)
������
G�WXG�WXG�WXG�WX(Part Type)UVUVUVUV
• PCB��(DECAL)– w´PCB Decal. Part Type
– ¹º�QcðñËÌ
– òÞlmPins}Þßà(Filter)ËÌ
– ¹ºw´çó 16Decals
– ¹ºØÙ�� cÚ
• �(GATES)– £¤w´ ¡�`o
– £¤w´ô�çó 4`o
– £¤�¯V(Gate)jk}lm(Pin)jkÏÐ (0«BÆ£¤jk)
– w´lmNO(Pin Type)
������
G�WXG�WXG�WXG�WX(Part Type)UVUVUVUV
• ��(ATTRIBUTE)
– ô�M+ ®�¯
– õö÷øùúûü}M+§&¦
– òÞýÝþ�(BOM)¹º�� �a
– ¹º�ÙQ
• ����(SIGPIN)– G��ªÏo}%&
– �¯®�¯ ÏoP
– AB�» lm(Unused Pin)U«
������
G�WXG�WXG�WXG�WX(Part Type)UVUVUVUV
• ����(Alpha-Pins)– ¹º�_�lm¼�
_lmÁ¼����
– ¹ºiÊlmuT
– ¹º:;lm
������
G�IJKG�IJKG�IJKG�IJK(Part Editor)Y*Y*Y*Y*
• �DEF8GHIJ�KLMN
– Files/LibraryQYZ[\9�:;(Part Type)5]
– NOTools/Part Editor
– NO��9�QYZNO Tools/Edit Part
���������� �TOOLS/PARTEDITOR
• O�HIJ!MKLP�QRSTU%�VW�XY
• Z:KL[\(decal)�����VW
• MKL](Part Editor)�$%^5_P`ab�$%^c�dW
������
G�IJKG�IJKG�IJKG�IJK(Part Editor)������������
)�
,-nSGate DecalnSElectrical
=>
?.���CD
RedoUndo�(Terminal)
I�
:;
<�89
JK/hi
]^_``oWizard]^�o
dQc]^
Fab
s 2DFhi 2DF
fg 2DF}_`
,-.Qc
,��-�.(Part Editor)/01
,��(Decal)/01
2'(Drafting)/01
������
CAEZ[Z[Z[Z[(Decals)
• efgh�ijL[\(Logic Decals)– ^_��`a
• �� Drafting/Create 2D Lines• ���$�(RMB)������ “de(Style)” (�����)
• _�Add Text���Hu• j���� From Library_��v��.�����
������
\]^_\]^_\]^_\]^_(Terminals)
]^Î�(Terminal)iÊlmWX(Pin Decal)G�lmo(Pin Number)iÊlmo(Pin Number)G�lmP(Pin Name)
iÊTo(Seq #)G�lmjk(Pin Swap)
G�lmNO(Pin Type)iÊlmP(Pin Name)
������
\]^_\]^_\]^_\]^_(Terminals)
• ���45����Pin DecalBrowseZ[\>P�
• hij��j��.Pin Decal
• @� (decal) ¡j��.}~
• _� Set Pin Number��Q¡G45}~¢
• �£j��.��¤��¥�
¦.}~`¢
������
\]^_\]^_\]^_\]^_(Terminals)
• Adding Terminals- bcd[
• Change Pin Decal- efghijd[`a
• Set Pin Number- ����ijd[%a
• Change Pin Number-efk�lmijd[%a
• Set Pin Name- ��ijd[n
• Change Pin Name- ghijd[n
• Set Pin Type – ��ijd[:;
• Set Pin Swap- ��d[ij$Sopqr (0]-sSop)
• Change Seq Number-ghd[t�
������
`a`a`a`a
#1 –�ikRl�A-
#2 –�ikRjL[\(Logic Decal)
#3 –�ikRMm1( Part Type)
§¨©ª«¬
Pg. 3(11-15)
������
������������
������
b/b/b/b/(Drafting)
• EF#n�o• pqrstu�*^9�v• ��w��D5_xy���z{• ��|�_}��
]^_`,-.Qc
�gF¼_`
sÂ2DFhi 2DF dQc]^
������
\]cd�e\]cd�e\]cd�e\]cd�e
• �Luv$��• NOOKQwxy`z{]|}• ~��]�������$t�
• NOQuery/Modify�NOy`�ST�g��
�_`�
Ã�_` §&
}¨© %&
Ã� �¼��ù
��¼��â�¦
� X} Y��
����&
������
\]fgh\]fgh\]fgh\]fgh(2D-Lines)
• z~ 2D*#�• ���w���Pz~n�m1 (Shape Type)
• ���|�_}"�
Polygon = �����$<�$��
Circle = ����[��$�
Rectangle = ^_��Path = ^_�xs<�$��
���2345'(6"789:;<=>?@
������
����
#1 –��#����(Title Sheet)
§¨©ª«¬
Pg. 4(5-6)
������
������������
������
������������
������
��ij��ij��ij��ij(Design Rules)
• 1�±·¸����r��Á�dAB�CD(Default Rules)
• »z{��(Extended Rules)����EFCDG(Extended Rules Set)�b
�� ��(Default Rules)
����(Net Rules)
z{��(Extended Rules) �!"
�+��(Conditional Rules)
ÆÅlmâ(Differential Pairs)��N��(Class Rules)
������
klmnijklmnijklmnijklmnij(Net Rule)
• @®¯45°±²�(Net Rule)���Setup/Design Rule.
• �� Net Rule��• ��³´µ.°±• ��²�(Rules).de(¶/�·
(Clearance)�¸¹(Routing)�º»¼(Hispeed))
• ½¾QR³´µ.¿• �OK�����CloseÀ�ÁÂ
������
ijoWijoWijoWijoW
• HIJKCD(Clearance Rules) =G�GH��#|� $|��
• LCD(Routing Rules) = G�Þ%NOù&&'vNOù}ëì(F PCBt
• MNOPCD(HiSpeed Rule) = G�§) ��Áö�ñ(Parallelism)ù*�(Delay)ù+Ú(Capacitance)},-(Impedance)ø
• ./��¹º� ¡��G�Á¼��PCB�G�0�12. ¡��
������
pqrspqrspqrspqrs(Clearance)�tuH�tuH�tuH�tuH
• Trace Width�¯��%&£¤ 34
• Clearance�¯GHÑ�#|�5 67|�ø
• Same Net�¯8úû��� ø
• Other�¯Drill to Drill} Bodyto Body|���
• 9:G�7; 67|�øÁ
¥<µ���ñ =>îï¼
�U �3îïÁ¼�=��
îïÁG�?ñù?U¼7;ø.
������
vhvhvhvhijijijij(Routing Rules)
• 9:G�(F��Á��
Setup/Design Rules/Default/Routing.
• 9:»tuv ��f?ÁG�Ñ@NO �� (��(net)ùN(class)¦)
LENTH MINIMIZATION• Length MinimizationAú��Bm#| �F(connection)
• None-�±&&'vCD• Horizontal-CD �'• Vertical-CD��'• Serial Source-µ�ñ89D�çElm (ECL)
• Parallel Source-µFñ89D�çElm
• Mid-Drive-µr� ��GT'v}�H�F(connection)
������
vhvhvhvhijijijij(Routing Rules)
• Routing Options-Ã�ÄÅ�ÆǸ¹
ROUTING OPTIONS• Copper Sharing-¸¹hi��^ÈÉ2
• Auto Route-hi¸¹^45Ê˸.�¹(connection)
• Allow Ripup-hi¸¹�Ì9¸¹• Allow Shove Protected-hiÆǸ¹�ÍÎ-Ï{��Ð.°±
• Priority-Q¡Ñ�¸¹�°±¸¹.ÒÓÔ
• Available layers-��QR�UÕ.Ö
• Selected Layers-����׸¹.Ö
• Available Vias-QR�UÕ.)Ø• Selected Vias-¸¹�_�.)Ø
������
wijwijwijwij(Non-Default) x x x x
• %��g���pqW�������S�_�
• �������Q�m1���P�%�C�R�H (Clearance�Routing9 HiSpeed)�gyqS�
������
ijyzijyzijyzijyz
• ���HIpq'/��N– 1)���(Pull Down)��
– 2)�PCB��
– 3)���5�
lmâ(Pin Pair)
�(Group)
��(Net)
N(Class)
�� (Default)
������
{|ij}{|ij}{|ij}{|ij}(Extended Rule Set)
• Ùd²�(Class Rules)�Úc²�(Conditional Rules)�%Û}~Z(Differential Pairs)��
• d²�(Class Rules)hij��Ü{|°±²�
• Úc²�(Conditional Rules)hijQ¡Ýª&'²�Þ2.ßà²�
– á�â°±AãU 10 mil.¶/�·(clearance)²�{|�°±BãU 15 mil.¶/�·(clearance)²�{|�ä���{|°±A�Þ�ãU 50 mils¶/�·(clearance)
• %Û}~Z(Differential Pairs)t{å5°±�}~ZÞ�.æç�·è²�
������
{|ij}{|ij}{|ij}{|ij}(Extended Rule Set)~�~�~�~�
• =>��(Extended Rules)�DEF:N– ��$ ¡A¢£$ ¡¤¥�¦§:( Class)$ ¡
– lm¨$©�(Layer Rules)• á�â°± A{|pq. 12 mil¹é�ä�YGê4Ö2ëì"#^8 mils¹é
������
��ij��ij��ij��ij(Conditional Rules)
• �+��(Conditional Rules)"IPowerPCB§8·¸°±����#� JK��
• ¥���¯E�(Source Object)}Äâ�(Against Object)
• £¤G�t(Layer)"9Äâ�
• ��67|�(Clearance)
• LM��CreateîïÁ¥NO.ÇP��+��
• ��MatrixÁ<µG�¥ 67|�ø
������
ij��ij��ij��ij��
• ®¯³U�0í°±.îïðñ
• ��ò²�Z[\UÕ��³U
-Q¡.°±ó½P
• ����²�de�.45�å
5��ôô½Põ40í
• ��Net� Class>½Põö°±�d
������
yyyy(Layer)�t�t�t�t
• ¹ºG�t PQ
• ¹ºG�t NO
• ¹ºG�t w; (öR+S�(dielectric)}T&(thickness))
• G�GH�t ��
• �¯ PCBJa
������
��y��y��y��yWXWXWXWX(Layer Type)�F?�F?�F?�F?(Name)
• t 2@NO
– +t(Electrical)}¢+t(Non Electrical)
• Fc(Electrical)�±UF}VW
• dFc(Non Electrical)òS8 �*ÛÜݦÏÐ
• +t(Electrical Layers)����X }Uò
• ¸Y¹º�M+(Component)ù(Z(Planes)}(Ft(Routing Layers)Äfg
• ÷»Ö(Non Electrical Layers)òS8[\(Silkscreen)ù�� (Paste Mask)},Ò(Solder Mask)¦¦
• t PQ(Layer Names)¹ºr�.Ñt�ÁÆl./t�+t(Electrical Layers)]�*ÛÜÝt(documentation layers)
• s¬^G�t PQ�Ñt NO}�a±��_
������
��y��y��y��yWXWXWXWX(Layer Type)�F?�F?�F?�F?(Name)
• áá`t(Top Layers)}at(Bottom Layers)¹ºLG�"9M+t(Component Layers)
• ±�/*ÛÜÝt(documentation layers)ÈÉLG�9�+t(electrical layers)±�ÁõöÁ`t(Top)}at(Bottom)
– .òS�8Nb[\`t(Silkscreen Top)¼[\at(Silkscreen Bottom)ùX´`t(Assembly Top )¼X´at(Assembly Bottom)
• (FáṺ�(Ft(Routing layers)¼M+t(Componentlayers)�ðñ
• �3t(Plane Layers)cd±Nb+E(power)¼e(gnd)��w´.¸�3Áµ¶¸Y¹º �fÒ0(thermalg
• h��ª �3t(Plane layers)}w~ ig(split mixed)µjkV(copper poured)
• �PowerLogic V3�h�T&(Thickness)�¯l¸£¤¥ðñt ýÝmn�¯Áµ¶+a¹�\oJ(EDC)¹ºoJ,-(Impedance)ù+Ú(capacitance)}*�(delay)µj·¸�§�+pGH±� qr
������
��y��y��y��yWXWXWXWX(Layer Type)�F?�F?�F?�F?(Name)
• N)�� Increase�øù�Öf�j��t{9.ú!ÖZ�
4Ë�Y.ÖVyû
• @Ì9íüÊË�Y.Ö���Reassign�ø�lýþ�.Ö.©¡û
• �jÌ9Q¡Ö��jëì���5Ö��U������
OKV�Z[\û
• �� !"�#$%&'()
*+
������
kl���5/kl���5/kl���5/kl���5/
• §Pª«����5Q¬Design5]
• NO Add Part5]
• �678��LJ��bc
$9�n®Q¯°Js±²
9�$n®QJST !NO browse³´Q���µ¶·v$9�
������
kl���5/kl���5/kl���5/kl���5/
• �j��bcÞ��jLM�^bc.����
• jLMYItems�� ¾Hux��ü����º]^j´µ.bcû
• j��N)t{.�x�bc��
• 4�j��45bc��OK�øû
• ���j½¾45vw��½¾bcde.vw(á��UZ� IC�RZ�»�)����OKû
• �bc��Y��2��j����bc^����û
������
kl���5/kl���5/kl���5/kl���5/
• �Y�����¹��
• @���¹����^G4���¹.}~�Y}~2���
���YGê5}~2���
• Y���¹���jLMDelCorners,��Angles��� OffPageu¢���Ü(Gnd)�»�(Pwr)u¢�� Q¡Ü(Gnd)�»�(Pwr)u¢.��ÄÅû³UÁÂó��Y��$�YÁÂ�
!^����
������
����
#1 –'(kR;<#
§¨©ª«¬
Pg. 5(18-20)
������
� �� �� �� �
������
6�6�6�6�/b/b/b/b/(Print/Plot)
• �£â½P>"�½P^Y PowerLogic.INIîc�t{.(#�
sõ(Scale)ùt�(offsets)}8�a(Orientation)��
I�(Plotting)����
Iú(Plot)cÚØÙ
ABcÚ�d)�¨IÃÇ)��I(Photo Plot)ÃÇ
)�)\uÃÇ
G�G�NO(Device type)
I�ÃÇ*+P
2�².L
�� G�
������
��� !��� !��� !��� !
• ���QR2'ST)U��VRWXQR'(
ABL�� 23
v¥�ÃÇ*Û
ÜÝ#�ØÙ�
�
AB�.Þw�
±Ó 23
ABL��ÃÇ
bcÚ
ABÑbIú
� ��
������
��������(Option)� !� !� !� !
• ���%&YZ[6\]WX�^
£¤��I� (µ90&9x�)
£¤t�(offset)I� (õö÷=��ùy��ù=��ùy��}t<)
özG�t<÷]^Äâ � X/Yø
£¤î®�¯sõI�
�I��x^ ¡� P
Qù�{¦ÏÐ
ááIú1�|}� cÚ
������
�3�W��`a�3�W��`a�3�W��`a�3�W��`a
#1 –56/"#
- �� File/Print-Plot- ��45½Pde�á� PENPLOT- �� SHEETS (%��&'ÊË-��.$)- ��&'UÕ.$%�����(ADD)- ��SHEET�Deselect&5,(CD- ��PREVIEW��'�- x¾�,(Options)- lý(á(Scale)�)3(Offset)�Y*���
(Preview Area)>LM�^ý+
������
��3���3���3���3�
• Unused ®¯,_�m�}~.z-
• Part Statistics ®¯Y����UV³Ubc.WXz-• Net Statistics ®¯Y����UV³U°±.WXz-• Limits ®¯j.y.hi.ú!/0.WXðñ (bc�°±�Hu�1SCD)ûõ50�23ªj.R45.C�
• Off page ®¯67W¢89.$���u.X/Y:�©¡• Bill Of Materials®¯Y�v����6;<=YC.³Ubc.z-� -7�Å��>��{|.
•» File/Reports~<
•± 6!"
������
��� !��� !��� !��� !
• Delimiters = 8�ÑU#| w~
• Format Options =£¤¥Aú�BOM�ÇP��� �²
• File Format = G�BOM*+$9• Save Format = ,-L�� cÚ./0
Part Attribute =ÃÇ.BOM� PQ
Field Header =ÇP�BOM�ÑU P_
Width = °�� �a�²U
%&
������
����������������������������
• _�¬?@A(Bill Of Materials)*�
• LMBCîc.CD^DEF
• N)Y Format-7�.Q¡x�“Sort Field”��
• @lýzé�>�� YíG¹
2�������������^
þ�.·è
• �� ,-�./�012345
6789:;<=>?@A,-B
/CD
������
��m���m���m���m�(Netlist)������������PCB
• ¾½Pîc8
• ��j��½P.$%
• ����67����.QR²�
• ����67bc<=(PartAttribute)
• ��½PPowerPCB V2H� V37Å.îc
�� Tools/Netlist to PCB�I�J�°-EF�K{j��J�°-.CD����OK
������
����
#1 –�ikR�r(Netlist)9���Y(BOM)
§¨©ª«¬Pg. 6-10
������
������������
������
����������������(Interprocess Communication (IPC))
• ��Z[\_!PowerLogicLM�LMÑPCBNã.WX
• OP-��.CD�YPCBNã���
• >�vPCBQ���x�(R
• ����@ÝSÛTPCB��UV�ÄÅW9PCBCD (ݪ���)
• �����U&'lý�X1O½²�^PCB�Y��W9S
• ��PCB�U&'lý�Z1O½^������W9S
• X1O½���°-(Netlist)fg
• �PCBfg@ÝS�O½%ÛÞV[^������W9S
������
����
#1 –~��#K ¸( IPC)���5¹PCB�5º»K¼o½
¾¶(Cross Probe)
§¨îc©ª«¬Pg. 7-3
������
����������������������������������������
��jU&'\]�^_�Q`Tayâ
��������
e�÷������p718�1o�10�A�
�n÷200233
+�÷021-54187052Á54620393
1�÷021-54187052
+��+÷[email protected]
��÷www.winnet.com.cn
专注于微波、射频、天线设计人才的培养 易迪拓培训 网址:http://www.edatop.com
射 频 和 天 线 设 计 培 训 课 程 推 荐
易迪拓培训(www.edatop.com)由数名来自于研发第一线的资深工程师发起成立,致力并专注于微
波、射频、天线设计研发人才的培养;我们于 2006 年整合合并微波 EDA 网(www.mweda.com),现
已发展成为国内最大的微波射频和天线设计人才培养基地,成功推出多套微波射频以及天线设计经典
培训课程和 ADS、HFSS 等专业软件使用培训课程,广受客户好评;并先后与人民邮电出版社、电子
工业出版社合作出版了多本专业图书,帮助数万名工程师提升了专业技术能力。客户遍布中兴通讯、
研通高频、埃威航电、国人通信等多家国内知名公司,以及台湾工业技术研究院、永业科技、全一电
子等多家台湾地区企业。
易迪拓培训课程列表:http://www.edatop.com/peixun/rfe/129.html
射频工程师养成培训课程套装
该套装精选了射频专业基础培训课程、射频仿真设计培训课程和射频电
路测量培训课程三个类别共 30 门视频培训课程和 3 本图书教材;旨在
引领学员全面学习一个射频工程师需要熟悉、理解和掌握的专业知识和
研发设计能力。通过套装的学习,能够让学员完全达到和胜任一个合格
的射频工程师的要求…
课程网址:http://www.edatop.com/peixun/rfe/110.html
ADS 学习培训课程套装
该套装是迄今国内最全面、最权威的 ADS 培训教程,共包含 10 门 ADS
学习培训课程。课程是由具有多年 ADS 使用经验的微波射频与通信系
统设计领域资深专家讲解,并多结合设计实例,由浅入深、详细而又
全面地讲解了 ADS 在微波射频电路设计、通信系统设计和电磁仿真设
计方面的内容。能让您在最短的时间内学会使用 ADS,迅速提升个人技
术能力,把 ADS 真正应用到实际研发工作中去,成为 ADS 设计专家...
课程网址: http://www.edatop.com/peixun/ads/13.html
HFSS 学习培训课程套装
该套课程套装包含了本站全部 HFSS 培训课程,是迄今国内最全面、最
专业的HFSS培训教程套装,可以帮助您从零开始,全面深入学习HFSS
的各项功能和在多个方面的工程应用。购买套装,更可超值赠送 3 个月
免费学习答疑,随时解答您学习过程中遇到的棘手问题,让您的 HFSS
学习更加轻松顺畅…
课程网址:http://www.edatop.com/peixun/hfss/11.html
`
专注于微波、射频、天线设计人才的培养 易迪拓培训 网址:http://www.edatop.com
CST 学习培训课程套装
该培训套装由易迪拓培训联合微波 EDA 网共同推出,是最全面、系统、
专业的 CST 微波工作室培训课程套装,所有课程都由经验丰富的专家授
课,视频教学,可以帮助您从零开始,全面系统地学习 CST 微波工作的
各项功能及其在微波射频、天线设计等领域的设计应用。且购买该套装,
还可超值赠送 3 个月免费学习答疑…
课程网址:http://www.edatop.com/peixun/cst/24.html
HFSS 天线设计培训课程套装
套装包含 6 门视频课程和 1 本图书,课程从基础讲起,内容由浅入深,
理论介绍和实际操作讲解相结合,全面系统的讲解了 HFSS 天线设计的
全过程。是国内最全面、最专业的 HFSS 天线设计课程,可以帮助您快
速学习掌握如何使用 HFSS 设计天线,让天线设计不再难…
课程网址:http://www.edatop.com/peixun/hfss/122.html
13.56MHz NFC/RFID 线圈天线设计培训课程套装
套装包含 4 门视频培训课程,培训将 13.56MHz 线圈天线设计原理和仿
真设计实践相结合,全面系统地讲解了 13.56MHz线圈天线的工作原理、
设计方法、设计考量以及使用 HFSS 和 CST 仿真分析线圈天线的具体
操作,同时还介绍了 13.56MHz 线圈天线匹配电路的设计和调试。通过
该套课程的学习,可以帮助您快速学习掌握 13.56MHz 线圈天线及其匹
配电路的原理、设计和调试…
详情浏览:http://www.edatop.com/peixun/antenna/116.html
我们的课程优势:
※ 成立于 2004 年,10 多年丰富的行业经验,
※ 一直致力并专注于微波射频和天线设计工程师的培养,更了解该行业对人才的要求
※ 经验丰富的一线资深工程师讲授,结合实际工程案例,直观、实用、易学
联系我们:
※ 易迪拓培训官网:http://www.edatop.com
※ 微波 EDA 网:http://www.mweda.com
※ 官方淘宝店:http://shop36920890.taobao.com
专注于微波、射频、天线设计人才的培养
官方网址:http://www.edatop.com 易迪拓培训 淘宝网店:http://shop36920890.taobao.com