O latch RS S R Q N+1 (Q N+1 ) inv 0 0 Q N (Q N ) inv 0 1 0 1 1 0 1 0 1 1 0 0 TABELA DE TRANSIÇÃO DE ESTADOS
Welcome message from author
This document is posted to help you gain knowledge. Please leave a comment to let me know what you think about it! Share it to your friends and learn new things together.
Transcript
O latch RS
S R QN+1 (QN+1)inv
0 0 QN (QN)inv
0 1 0 1
1 0 1 0
1 1 0 0
TABELA DE TRANSIÇÃO DE ESTADOS
O latch RS/Outras implementações
Teoremas de DeMorgan:
• Um matemático chamado De Morgan desenvolveu um par de regras complementares usadas para converter a operação OU em E e vice versa.
Teorema 1:
Implementação:
S
O latch RS/Outras implementações
Teoremas de DeMorgan:
Teorema 2:
Implementação:
É possível ?
O que muda ?
S
S
O latch RS Controlado
O latch RS Controlado/Simulação
Simulação/Estudo de caso
Ruído
Não
afeta
saída
Ruído
Não
afeta
saída
Descrição Verilog/Latch RS controlado
Símbolo do Latch RS Controlado
module latch_rs_controlado (output reg q, qinv, input c, r, s); always @(*) begin if (c = =1) begin if (r == 1 & s = = 0) begin q = 0; qinv = 1; end else if (r = = 0 & s = = 1) begin q = 1; qinv = 0; end end end endmodule
O latch RS Controlado com SET e RESET Assíncronos
reset
assíncrono
set
assíncrono
O latch RS com SET e RESET Assíncronos/Simulação
Símbolo
O latch D
TABELA DE TRANSIÇÃO LATCH RS CONTROLADO TABELA DE TRANSIÇÃO LATCH D
O latch D
TABELA DE TRANSIÇÃO LATCH D
Descrição e Simulação latch D
module latch_tipoD
(output reg q, qinv,
input c, d);
always @(*) begin
if (c = =1)begin
q = d;
qinv = !d;
end
end
endmodule
latch tipo D
module latch_tipoD_sem_qinv
(output reg q,
input c, d);
always @(*) begin
if (c = =1)begin
q = d;
end
end
endmodule
Descrição RTL
latch tipo D
module latch_tipoD
(output reg q, qinv,
input c, d);
always @(*) begin
if (c= =1)begin
q = d;
qinv = !d;
end
end
endmodule
Descrição RTL
Latches com ativação em lógica complementar
Célula LATCH da ALTERA
Related Documents
