Institut National des Sciences Appliquées n o d’ordre : 06-ISAL. . .. . .. . .. . . Année 2006 Thèse Etude des propriétés et de l’intégration de barrières auto-positionnées sur cuivre formées par des procédés de siliciuration et de dépôts auto-catalytiques dans les interconnexions des circuits intégrés microélectroniques des générations 45 nm. Présentée pour l’obtention du grade de Docteur de l’Institut National des Sciences Appliquées de Lyon École Doctorale : Electronique Electrotechnique et Automatique Spécialité : Dispositifs de l’Électronique Intégrée par Sonarith CHHUN Soutenue publiquement le 20 novembre 2006 Composition du Jury : Rapporteur : Bernard Chenevier, Directeur de recherches, LMGP, Grenoble Directeur de Thèse : Jean-Claude Dupuy, Professeur, LPM, INSA de Lyon Co-directeur de Thèse : Laurent Gosset, Docteur, NXP Semiconductors, Crolles Membre invité : Michel Haond, Docteur-ingénieur, STMicroelectronics, Crolles Rapporteur : Daniel Mathiot, Professeur, Université Louis Pasteur, Strasbourg Michel Pons, Directeur de recherches, LTPCM, Grenoble Joaquin Torres, Docteur-ingénieur, STMicroelectronics, Crolles Thèse CIFRE préparée conjointement au LPM, Laboratoire de Physique de la Matière - INSA de Lyon - Bâtiment Blaise Pascal - 7 avenue Jean Capelle - 69621 Villeurbanne CEDEX et au sein de la société NXP Semiconductors - Alliance Crolles2 - 860 rue Jean Monnet - 38920 Crolles
This document is posted to help you gain knowledge. Please leave a comment to let me know what you think about it! Share it to your friends and learn new things together.
ECONOMIE, ESPACE ET MODELISATION DES COMPORTEMENTS Responsable : M. Alain BONNAFOUS
M. Alain BONNAFOUS Université Lyon 2 14 avenue Berthelot MRASH M. Alain BONNAFOUS Laboratoire d’Economie des Transports 69363 LYON Cedex 07 Tél : 04.78.69.72.76
Alain.bonnafous∂ish-lyon.cnrs.fr E.E.A.
ELECTRONIQUE, ELECTROTECHNIQUE, AUTOMATIQUE M. Daniel BARBIER
M. Daniel BARBIER INSA DE LYON Laboratoire Physique de la Matière Bâtiment Blaise Pascal 69621 VILLEURBANNE Cedex Tél : 04.72.43.64.43 Fax 04 72 43 60 82 [email protected]
E2M2
EVOLUTION, ECOSYSTEME, MICROBIOLOGIE, MODELISATION http://biomserv.univ-lyon1.fr/E2M2 M. Jean-Pierre FLANDROIS
M. Jean-Pierre FLANDROIS UMR 5558 Biométrie et Biologie Evolutive Equipe Dynamique des Populations Bactériennes Faculté de Médecine Lyon-Sud Laboratoire de Bactériologie BP 1269600 OULLINS Tél : 04.78.86.31.50 Fax 04 72 43 13 88
E2m2∂biomserv.univ-lyon1.fr
EDIIS
INFORMATIQUE ET INFORMATION POUR LA SOCIETE http://www.insa-lyon.fr/ediis M. Lionel BRUNIE
M. Alain Jean COZZONE IBCP (UCBL1) 7 passage du Vercors 69367 LYON Cedex 07 Tél : 04.72.72.26.75 Fax : 04 72 72 26 01 [email protected]
MATERIAUX DE LYON http://www.ec-lyon.fr/sites/edml M. Jacques JOSEPH
M. Jacques JOSEPH Ecole Centrale de Lyon Bât F7 Lab. Sciences et Techniques des Matériaux et des Surfaces 36 Avenue Guy de Collongue BP 163 69131 ECULLY Cedex Tél : 04.72.18.62.51 Fax 04 72 18 60 90 [email protected]
Math IF
MATHEMATIQUES ET INFORMATIQUE FONDAMENTALE http://www.ens-lyon.fr/MathIS M. Franck WAGNER
M. Franck WAGNER Université Claude Bernard Lyon1 Institut Girard Desargues UMR 5028 MATHEMATIQUES Bâtiment Doyen Jean Braconnier Bureau 101 Bis, 1
MECANIQUE, ENERGETIQUE, GENIE CIVIL, ACOUSTIQUE http://www.lmfa.ec-lyon.fr/autres/MEGA/index.html M. François SIDOROFF
M. François SIDOROFF Ecole Centrale de Lyon Lab. Tribologie et Dynamique des Systêmes Bât G8 36 avenue Guy de Collongue BP 163 69131 ECULLY Cedex Tél :04.72.18.62.14 Fax : 04 72 18 65 37 [email protected]
A Françoise et Jean-François
A mes parents
A Bénédicte, Théophile et Valentin
Remerciements
Cette thèse a été réalisée de décembre 2003 à novembre 2006 sous contrat CIFRE au
sein de la société NXP semiconductors (anciennement Philips Semiconductors), Crolles (38),
dans le cadre de l’Alliance Crolles2, en collaboration avec le laboratoire de Physique de la
Matière (LPM) de l’Institut National des Sciences Appliquées (INSA) de Lyon, Villeurbanne
(69).
Je tiens tout d’abord à remercier les membres du jury qui ont accepté d’évaluer ce travail.
Merci à Michel Pons, Directeur de recherches au LTPCM, qui m’a fait l’honneur de présider
ce jury. Je remercie également Bernard Chenevier, Directeur de recherches, directeur adjoint
du LMGP, et Daniel Mathiot, Professeur, Directeur de l’InESS, tous deux rapporteurs de ce
travail pour leur lecture attentive du manuscrit. Merci également à Michel Haond, Docteur,
Ingénieur au sein de la société STMicroelectronics, responsable du groupe Process Integra-
tion 45nm, d’avoir accepté l’invitation à participer à ce jury de thèse.
Un grand merci à Joaquin Torres, Docteur, Ingénieur au sein de la société STMicroe-
lectronics, responsable des Modules Avancés Interconnexions, de m’avoir accueilli dans son
équipe. Je le remercie pour l’intérêt qu’il a porté à mon travail tout au long de ces trois
années, pour son aide et son expertise technique, pour ses conseils et sa disponibilité.
Je remercie également Jean-Claude Dupuy, Professeur au sein du LPM, d’avoir accepté
d’encadrer ma thèse, merci pour ses conseils, son suivi et sa disponibilité.
Un énorme merci à Laurent Gosset, Docteur, Ingénieur au sein de la société NXP se-
miconductors, de m’avoir encadré et supporté chaque journée de ces trois années de thèse.
Il a su prendre le temps de me transmettre sa rigueur, son sérieux et son savoir. Cette col-
laboration a été des plus fructueuse.
Enfin, un grand merci à toutes les personnes que j’ai côtoyées durant ces trois années,
ceux qui m’ont apporté leur aide, ceux que j’ai aidé et, tout simplement, ceux avec qui j’ai
passé d’agréables moments. Je m’excuse par avance pour les personnes non citées, oubli
involontaire de ma part :
– Les membres passés et présents de l’équipe des Modules Avancés Interconnexions :
Julien Vitiello, Julie Guillan, Olivier Dubreuil, Vincent Arnal, Alexis Farcy, les Ma-
Suite à l’invention du premier transistor en 1947 par les physiciens William Shockley,
John Bardeen et Walter Brattain du Bell Laboratories [Rio99, Bri97], et depuis la mise
au point du premier circuit intégré en 1958 par Jack Kilby de Texas Instruments [Bri97],
l’industrie de la microélectronique n’a cessé de progresser selon une loi empirique, celle de
Gordon Moore.
Le 19 avril 1965, la revue américaine Electronics Magazine faisait figurer un article inti-
tulé Cramming more components into integrated circuits de Gordon Moore qui allait devenir
le défi et le fil conducteur de tous les constructeurs de circuits intégrés [Moo65] : « The
complexity for minimum component costs has increased at a rate of roughly a factor of two
per year1 [. . .]. Over the longer term, the rate of increase is a bit more uncertain, although
there is no reason to believe it will not remain nearly constant for at least 10 years2 ». Depuis
les années 1970, le nombre de transistors présents dans chaque puce est passé de quelques
milliers à plusieurs centaines de millions aujourd’hui, en suivant effectivement cette loi.
L’augmentation de la densité d’un circuit intégré, qui correspond à l’accroissement du
nombre de transistors par puce, mais aussi à la densification du réseau d’interconnexions3,
permet de diminuer son coût de fabrication en intégrant plus de fonctionnalités sur une
même surface. Cette course à la miniaturisation des éléments conduit à une amélioration des
performances des transistors se traduisant notamment par une augmentation de la vitesse
de fonctionnement. En ce qui concerne les interconnexions, leurs performances se dégradent
à un point tel que les phénomènes parasites, liés à la propagation du signal dans celles-ci,
deviennent prépondérants par rapport à ceux générés par les composants actifs. En fait, le
temps de retard pris par le signal lors de sa transmission le long d’une interconnexion est pro-
portionnel au produit entre la capacité de couplage d’une ligne avec son environnement et la
résistance d’une ligne métallique. Avec la réduction des dimensions des interconnexions et en
1Gordon Moore corrigera en 1975 par a factor of two every 18 months.2La complexité des composants, à coût minimal, a augmenté grossièrement d’un facteur 2 par an [. . .]
A long terme, le taux d’augmentation est plus incertain, mais il n’y a pas de raison de penser qu’il ne se
maintienne pas dans les 10 ans à venir au moins.3Un réseau d’interconnexions est l’ensemble des connexions électriques reliant les transistors entre eux et
à l’extérieur.
1
Introduction générale
conservant la composition des matériaux inchangée, la capacité et la résistance augmentent,
et par conséquent, le retard pris par le signal pour être transmis également.
C’est pourquoi, afin de compenser l’impact de la réduction des dimensions sur ces phéno-
mènes parasites, les propriétés intrinsèques des matériaux utilisés dans les interconnexions
ont évolué à chaque génération technologique depuis l’introduction du cuivre dès la généra-
tion 180 nm4. La permittivité du matériau isolant diminue notamment grâce à l’introduc-
tion de pores dans sa matrice, passant de l’oxyde de silicium dense de permittivité relative
εr
= 4, 2 à une valeur aussi faible que 2. L’intégration de cavités d’air entre les lignes, autre-
ment appelées air gaps, mettra fin à cette course à la réduction de la permittivité, car l’air est
tout simplement une limite physique en terme de permittivité : εr
= 1. En ce qui concerne
le matériau conducteur, l’aluminium (ρmassif
Al= 2, 74 µΩ · cm) a été remplacé par le cuivre
(ρmassif
Cu= 1, 70 µΩ · cm) [Kit83] pour sa plus faible résistivité [Kit83] et ses meilleures pro-
priétés en terme de résistance contre l’électromigration5. Néanmoins, l’utilisation du cuivre
nécessite de parfaitement l’isoler du reste du circuit intégré car il y diffuse aisément et pour
cela, des barrières contre sa diffusion sont mises en œuvre. Dans une intégration standard,
elles sont métalliques sur le fond et les flancs des lignes, mais diélectriques sur le dessus.
Les barrières métalliques ont une résistivité beaucoup plus importante que celle du cuivre.
Leur épaisseur doit donc être minimisée pour diminuer leur contribution à la résistivité
globale de la ligne.
En ce qui concerne les barrières diélectriques, elles sont actuellement déposées de façon
continue, aussi bien sur le cuivre qu’entre les lignes de cuivre. Cette présence de barrières
entre les lignes, associée à leur forte permittivité, a pour conséquence d’accroître le couplage
capacitif latéral. De plus, la faible qualité d’adhésion entre le cuivre et la barrière diélectrique
fait de cette interface le chemin de diffusion préférentiel du cuivre lorsque la ligne est soumise
à un flux d’électrons, limitant ainsi la durée de vie des interconnexions [Llo02, Lan03].
Le travail de cette thèse porte sur l’étude de barrières formées sélectivement et localement
sur les lignes de cuivre, sans ajout de masque, ni d’étapes de photolithographie, de gravure
ou de polissage supplémentaires. Pour cela, deux types de procédés auto-positionnés sont
étudiés, l’un fondé sur la siliciuration et nitruration de la surface du cuivre, appelé procédé
CuSiN (pCuSiN), l’autre sur le dépôt auto-catalytique d’un alliage à base de cobalt. Il s’agit
d’évaluer leurs propriétés physiques, leurs performances électriques et leur fiabilité ainsi que
de déterminer l’impact de ces nouveaux procédés sur les architectures d’interconnexions ac-
tuelles. Enfin, il s’agit également d’étudier leur compatibilité avec les matériaux diélectriques
et métalliques proposés pour les technologies avancées.
4Une génération technologique est caractérisée par la largeur minimale de la grille du transistor.5L’électromigration correspond à la migration d’atomes sous un flux d’électrons, générant des cavités
dans la ligne, conduisant ainsi à sa rupture.
2
Introduction générale
Dans la première partie, nous présentons les interconnexions cuivre ainsi que leur mode de
réalisation. Les paramètres électriques critiques associés sont explicités ainsi que l’influence
de la réduction des dimensions sur ces paramètres. Des solutions technologiques sont pro-
posées pour le maintien des performances des interconnexions. Pour finir, la nécessité des
procédés auto-positionnés pour les générations technologiques avancées sub-45 nm est éga-
lement mise en évidence.
La deuxième partie détaille les procédés CuSiN, notamment, les conditions adéquates
pour la formation d’une couche continue de CuSiN ainsi que l’intérêt de chacune des étapes.
Les propriétés barrières du CuSiN sont évaluées pour déterminer les modes d’intégration du
CuSiN. Enfin, un mécanisme de formation d’une couche de CuSiN est proposé à partir des
résultats expérimentaux obtenus.
La troisième partie porte sur l’intégration effective des procédés CuSiN. Dans un pre-
mier temps, les structures de test utilisées pour cette évaluation sont présentées ainsi que les
procédés CuSiN associés. Ensuite, leur compatibilité avec les générations technologiques 65
et 90 nm en tant que traitement de surface avant le dépôt d’une barrière diélectrique et en
tant que barrières auto-positionnées, est évaluée en terme de performances électriques et de
fiabilité.
La quatrième partie porte sur l’évaluation du procédé CoWP/B. Dans un premier temps,
le mécanisme de croissance auto-catalytique d’un alliage en phase liquide est décrit. Ensuite,
l’évaluation des propriétés barrières des matériaux CoWP/B permet de définir la manière
dont ils seront intégrés. La compatibilité de ce matériau nouveau pour les interconnexions
cuivre est évaluée et des solutions architecturales ou de modification de procédés pour leur
introduction sont proposées. Enfin, les performances électriques et de fiabilité des intercon-
nexions avec CoWP/B sont présentées et discutées.
Dans la conclusion, la maturité des procédés CuSiN et CoWP/B est comparée ainsi que
(i) leur comptabilité avec les matériaux, l’architecture et les procédés d’intégration actuels
et (ii) leur influence sur les performances électriques et de fiabilité des interconnexions. Ceci
permet de déterminer quels sont les nœuds technologiques qui requièrent l’intégration de ces
procédés avancés afin de répondre à leurs critères de performances.
Figure 3.7 : Schéma de principe de la gravure de via et ligne dans le cas (à gauche) d’une
référence avec barrière diélectrique SiCN et (à droite) sans barrière pour une technologie
65 nm TFHM [Fox05].
– gravure de la ligne, fin de gravure ligne et consommation partielle de SiCN ;
– gravure spécifique pour l’ouverture du SiCN ; le via débouche alors sur le cuivre.
La barrière diélectrique SiCN se révèle donc être également une couche de contrôle de
l’arrêt de la gravure du via (ESL - Etch Stop Liner). Sans l’ESL, à partir de la fin de la gravure
du via, le cuivre serait pulvérisé sur les flancs du diélectrique à faible permittivité à travers
lequel il diffuserait (Figure 3.7). Par contre, dans le cas d’une barrière auto-positionnée
CuSiN, la couche de SiN sur le CuSiN (Figure 2.14, Page 41) serait pulvérisée avant le cuivre
(comme dans le cas standard avec une barrière diélectrique), protégeant ainsi le matériau à
faible permittivité contre la diffusion du cuivre.
D’autre part, il existe toujours un désalignement du via par rapport à la ligne sous-jacente
sur l’ensemble d’une plaque de silicium inhérente à l’étape de photolithographie (Figure 3.8).
Ce phénomène augmente la résistance du via du fait de la réduction du diamètre de la section
(a) En centre de plaque. (b) En bord de plaque. (c) Schéma de la structure.
Figure 3.8 : Observations MEB en vue de dessus d’un réseau de lignes de 100 nm de large
espacées de 100 nm au niveau métal 2 avec des vias de 100 nm de diamètre espacés de 150 nm
le long d’une ligne.
57
CHAPITRE 3. INTÉGRATION ET ÉVALUATION DE PROCÉDÉS CUSIN
(a) Avec une barrière
diélectrique SiCN.
(b) Cas d’une barrière auto-
positionnée.
Figure 3.9 : Intérêt d’une couche de contrôle d’arrêt de la gravure du via lors du désaligne-
ment d’un via.
conductrice du via. Pour la génération 65 nm, pour laquelle le diamètre minimum d’un via est
de 100 nm et le pitch3 minimum est de 200 nm (w/s = 100/100 nm) à partir du deuxième
niveau métallique, un désalignement de via de ± 35 nm sur l’ensemble de la plaque de
silicium est autorisé. Dans le cas d’une barrière auto-positionnée, sans la couche de contrôle
de l’arrêt de la gravure du via (ESL), la gravure du via peut continuer à côté de la ligne
inférieure dans le masque dur SiO2 et générer une cavité durant les étapes de métallisation
(Figure 3.9). La présence d’un tel défaut peut accélérer la défaillance des interconnexions
lors de leur fonctionnement (voir Paragraphe 3.1.2.1 et Figures 3.10 et 3.11).
Pour conclure, la barrière diélectrique utilisée actuellement a deux rôles, celui d’empêcher
la diffusion du cuivre et son oxydation, mais aussi celui de contrôler l’arrêt de la gravure
du via. Son remplacement par une barrière auto-positionnée constitue une rupture archi-
tecturale pour laquelle il est nécessaire de modifier le schéma d’intégration pour faire face
aux problèmes de désalignement des vias inhérents aux procédés de lithographie. Par contre,
l’intégration d’un empilement hybride ne nécessite aucune modification en terme de procédés
et d’architecture d’intégration.
3.1.2 Outils de caractérisation de la fiabilité
3.1.2.1 Electromigration
Equation de Black
Pour reprendre la définition proposée au Paragraphe 1.2.2.1 (Page 18), l’électromigration
correspond au transfert de quantité de mouvement entre le flux d’électrons du courant élec-
trique et les atomes de cuivre, entraînant leur déplacement. Une divergence du flux d’atomes,
3Pitch p : somme de la largeur w d’une ligne et de l’espace s la séparant d’une ligne voisine.
58
3.1. PARAMÈTRES SUIVIS POUR L’ÉTUDE DES PROCÉDÉS CUSIN
générée par des défauts dans le cuivre, conduit à la formation de cavités au sein de la ligne par
l’accumulation de lacunes ce qui réduit la section conductrice de la ligne jusqu’à la rompre.
Black [Bla69] propose un modèle qui relie la durée de vie médiane à la rupture (MTTF -
Mean Time To Failure) d’une population d’échantillons soumise à des tests de fiabilité aux
conditions de température T et de densité de courant je. Cette équation, reprise par Clement
[Cle97] et Shatzkes et al. [Sha86], définit l’équation de Black généralisée donnant la durée
de vie TTF (TTF - Time To Failure) en fonction de ces mêmes conditions T et je
:
TTF = Ab.(
j−nb
e
)
. exp
(
Ea
k.T
)
(3.1)
avec Ab
une constante appelée paramètre de Black, nb
l’exposant de la densité de courant
dépendant des mécanismes de formation des défauts4 et Ea
l’énergie d’activation5. L’extra-
polation des TTF à 0, 1 % dans une représentation lognormale pour au moins deux tempé-
ratures permet de remonter à cette énergie d’activation, qui correspond alors à la pente de
la droite représentant ln (TTF0,1 %) en fonction de 1/T .
Structures de test
Les structures de test d’électromigration diffèrent entre le nœud 90 nm et 65 nm. Pour le
premier, la structure est une ligne simple sur un niveau de métal. Cette configuration permet
de tester principalement l’interface fragile entre le cuivre et la barrière diélectrique.
En ce qui concerne le nœud 65 nm, il s’agit d’une structure de test à deux niveaux
métalliques (Mx
et Mx+1), incluant alors un via V
x. La barrière diélectrique en fond de via
Vx
constitue un site possible de divergence du flux de matière. Cette divergence conduit à la
formation de cavités mais leur localisation dépend du sens de circulation du flux d’électrons.
– Lorsque le flux d’électrons passe d’un niveau Mx+1 par le V
xau M
x(test de type
VxM
x), les lacunes qui se trouvent dans la ligne M
xdiffusent vers le site de diver-
gence (Figure 3.10.a). Ensuite, elles s’accumulent pour former une cavité sous le via
(Figure 3.10.b) qui va grossir jusqu’à la rupture du contact entre le via Vx
et la ligne
Mx
(Figure 3.10.c) ;
– Lorsque le flux d’électrons passe d’un niveau Mx
par le Vx
au Mx+1 (test de type
VxM
x+1), les lacunes se trouvant dans le cuivre du niveau Mx+1 (Figure 3.11.a) vont
migrer dans le sens opposé au flux d’électrons le long de l’interface la plus faible
Cu/barrière diélectrique (Figure 3.11.b). Elles vont s’accumuler et former une cavité
qui va croître au dessus du via et dans le via jusqu’à rompre la continuité entre les
deux lignes (Figure 3.11.c).
4La valeur de nb reflète le mécanisme qui gouverne la rupture. En effet, si l’étape de nucleation des cavités
est l’étape limitante du phénomène d’électromigration, nb est proche de 2, si c’est l’étape de croissance des
déplétions qui gouverne le temps à la rupture, la valeur de nb est proche de 1 (nb=[1 ;2]).5L’énergie d’activation reflète le chemin préférentiel de migration emprunté par les atomes de cuivre
lorsqu’ils sont soumis à un flux d’électrons. Voir le Tableau 1.3, Page 20.
59
CHAPITRE 3. INTÉGRATION ET ÉVALUATION DE PROCÉDÉS CUSIN
(a) Déplacement de lacunes. (b) Accumulation de lacunes.
(c) Défaillance.
Figure 3.10 : Schéma en coupe de la formation d’une cavité sous le via durant un test
d’électromigration de type VxM
x.
(a) Déplacement de lacunes. (b) Accumulation de lacunes.
(c) Défaillance.
Figure 3.11 : Schéma en coupe de la formation d’une cavité durant un test d’électromigra-
tion de type VxM
x+1.
60
3.1. PARAMÈTRES SUIVIS POUR L’ÉTUDE DES PROCÉDÉS CUSIN
Dans les deux cas, la croissance de la cavité conduit à l’augmentation de la résistance soit
du via Vx
pour VxM
xsoit de la ligne M
x+1 pour VxM
x+1. Le temps écoulé avant que la
résistance n’augmente de façon abrupte (10 à 20 % de la résistance initiale) correspond
au temps nécessaire à la cavité pour atteindre sa taille critique et détermine la durée de
vie. D’autre part, cette déplétion peut s’accompagner d’une extrusion de matière qui sera
détectée par la mesure des courants de fuite des lignes adjacentes à la ligne testée.
En ce qui concerne les tests d’électromigration, ils peuvent être effectués :
– soit directement sur la plaque, ce qui a pour avantage de donner rapidement des ré-
sultats utiles pour l’optimisation des procédés (réduction de la durée nécessaire pour
amener un procédé à maturité). Par contre, la température de la ligne testée est fixée
à la fois par le support chauffant et par effet Joule. Ceci requiert alors l’utilisation de
fortes densités de courant (de l’ordre de 50 MA/cm2) et d’adapter chaque densité de
courant en fonction des dimensions des interconnexions car ces dernières déterminent
la température produite par effet Joule. Pour atteindre la température désirée, il faut
alors déterminer le couple température de support et densité de courant grâce au pro-
tocole défini au Paragraphe 2.2.2.2, Page 36. Néanmoins, l’analyse des résultats ne
permet pas de dissocier l’effet de la densité de courant de celle de la température ;
– soit après mise en boîtier. Comme la température est fixée par l’environnement pour
toutes les dimensions d’interconnexions, les densités de courant utilisées sont fixes et
plus faibles (1, 5 MA/cm2), ce qui permet de s’affranchir de l’effet Joule et de dissocier
l’effet des différents paramètres expérimentaux. Par contre, l’intégration de niveaux
supplémentaires et des plots en aluminium est indispensable, ce qui correspond à un
certain coût en terme de temps et d’argent.
3.1.2.2 TDDB : Rupture diélectrique à dépendance chronologique
Le test de rupture diélectrique à dépendance chronologique, appelé Time-Dependent
Dielectric Breakdown (TDDB - Time Dependent Dielectric Breakdown) correspond au temps
nécessaire pour créer un chemin de conduction permanent dans un diélectrique soumis à un
champ électrique crée entre deux lignes. Dans notre cas, ce test sera appliqué entre deux
lignes d’un même niveau pour mettre en évidence l’influence des traitements de surface
post-CMP (même dispositif expérimental que pour la mesure de courant de fuite illustré
dans la Figure 3.1).
Le modèle le plus communément adopté est fondé sur la diffusion du cuivre sous forme
ionique [Wu03]. Le mécanisme de rupture peut être scindé en trois étapes majeures :
– ionisation du cuivre et injection d’ions cuivre de l’anode dans le diélectrique ;
– migration des ions cuivre dans le diélectrique ;
– formation de chemins de conduction dans le diélectrique.
Il existe cependant d’autres modèles qui permettent de déterminer également l’influence de
61
CHAPITRE 3. INTÉGRATION ET ÉVALUATION DE PROCÉDÉS CUSIN
l’humidité et d’espèces ioniques présentes dans les diélectriques [Cio06].
Le modèle unidimensionnel de transport d’ions cuivre Cu+ proposé par Wu et al. [Wu03]
relie le temps τBD
nécessaire pour la formation d’un passage permanent de cuivre ionisé
entre l’anode et la cathode aux propriétés du matériau diélectrique et aux conditions expé-
rimentales de test :
τBD
= Cte. exp
(
Ea− q.λ.E/2
k.T
)
(3.2)
avec E le champ appliqué et T la température de test. Les pentes de ln (τBD
) en fonction de
1/T et de E permettent respectivement de remonter à l’énergie d’activation Ea
(hauteur du
puits de potentiel) et à λ (la distance séparant deux sites adjacents). En terme de fiabilité,
un critère communément retenu est que l’extrapolation de τBD
à un champ E de 0, 2 MV/cm
et à une température de 100 C doit dépasser au moins 10 ans.
A partir de ces différents moyens de caractérisation électrique et de fiabilité, nous allons
évaluer l’influence de l’introduction des procédés CuSiN dans les interconnexions des généra-
tions technologique 90 et 65 nm, en tant que traitement de surface avant dépôt d’une barrière
diélectrique et en remplacement de barrières diélectriques comme barrières auto-positionnées.
3.2 Evaluation de procédés CuSiN
3.2.1 Description des procédés CuSiN
3.2.1.1 Applications
En terme d’équipement, les procédés CuSiN nécessitent un précurseur à base de silicium,
comme le silane ou le tri-methyl silane, de l’ammoniac et un générateur radio fréquence pour
générer des plasmas, ce que peut fournir une chambre de dépôt PECVD de barrières diélec-
triques. De plus, ce type d’équipement permet aux procédés CuSiN d’être introduits avant le
dépôt de barrières diélectriques (empilement hybride) de façon continue correspondant alors
à une étape de processus de dépôt.
Le mode d’intégration des procédés CuSiN dépend des objectifs liés à leur utilisation.
Si ces procédés sont introduits en tant que barrières auto-positionnées en remplacement des
barrières diélectriques présentes sur chaque niveau d’interconnexion, ils améliorent :
– les performances de propagation du signal en supprimant la contribution au couplage
de la barrière diélectrique [Gos04, Chh05] ;
– la sensibilité des capteurs d’images de type CMOS en réduisant le nombre de couches
traversée par la lumière avant d’atteindre la photo-diode [Gam05] (Figure 3.12) ;
– les performances de propagation du signal en facilitant la fabrication de cavités d’air
entre les lignes (air gaps) [Gos05] (Figure 3.13).
62
3.2. EVALUATION DE PROCÉDÉS CUSIN
Figure 3.12 : Intérêt des barrières auto-positionnées pour des applications de type capteur
d’images CMOS : la coupe schématique montre que lorsqu’une barrière diélectrique est pré-
sente sur chaque niveau métallique, la lumière doit traverser un grand nombre de couches
diélectriques avant d’atteindre la photo-diode, ce qui réduit la sensibilité du capteur. C’est
pourquoi, l’utilisation de barrières auto-positionnées améliore la sensibilité de ces capteurs.
(a) Dépôt de barrières auto-
positionnées.
(b) Dépôt d’un matériau
poreux.
(c) Retrait du matériau sa-
crificiel à travers le matériau
poreux.
Figure 3.13 : Intérêt des barrières auto-positionnées pour la fabrication de cavités d’air -
air gaps. L’utilisation de barrières auto-positionnées permet à la fois au matériau sacrificiel
de s’échapper à travers la couche poreuse mais également d’empêcher la diffusion du cuivre
dans la couche poreuse.
63
CHAPITRE 3. INTÉGRATION ET ÉVALUATION DE PROCÉDÉS CUSIN
Par contre, l’intégration de barrières auto-positionnées seules constitue un changement
radical de l’architecture d’intégration car la barrière diélectrique qui permet de contrôler
l’arrêt de la gravure est supprimée. Pour faciliter l’intégration du procédé CuSiN et étudier
l’influence de son introduction sur les performances électriques et de fiabilité tout en gardant
un schéma d’intégration inchangé, il semble plus simple dans un premier temps d’utiliser un
empilement dit hybride (CuSiN + barrière diélectrique).
Nous allons décrire les procédés CuSiN évalués dans un empilement hybride utilisant une
génération technologique 65 nm sur des plaques de 300 mm de diamètre puis ceux introduits
en tant que barrières auto-positionnées dans une génération technologique 90 nm sur des
plaque de 200 mm de diamètre6. Nous verrons également les contraintes expérimentales
associées à l’introduction de ces procédés avancés non-standards dans un flux d’intégration
de type production.
3.2.1.2 Nœud 65 nm : hybride CuSiN+SiCN
Le concept du procédé CuSiN utilisé pour le nœud 65 nm est différent de celui décrit dans
l’étude préliminaire. L’équipement utilisé, qui est destiné au dépôt de barrière diélectrique
SiN pour la filière 120 nm pour des plaques de 300 mm de diamètre, possède quatres plateaux
chauffants dont la température peut être fixée de façon indépendante.
Le procédé CuSiN démarre dès que l’échantillon se trouve sur son support chauffant. Ce
choix permet de réduire le budget thermique vu par l’échantillon ainsi que la durée totale
du procédé ce qui est un avantage pour l’introduction de procédés CuSiN en production.
0 10 20 30 400
50100150200250300350400
12
Décom-position partielle
Tempé
ratu
re (°
C)
Temps (sec.)
Décomposition complète du silane
Support à 400°C
Support à 300°C
7 9 19,5
(a) Variation de la température de la surface de
l’échantillon en fonction du temps.
0 5 10 15 20
Procédé A
Plasma
Plasma
Flux
SiH4+NH3
NH3
Durée (sec)
NH3 SiH4+NH3
NH3
FluxPlasma
Procédé B
(b) Schéma de principe des séquences des deux pro-
cédés étudiés.
Figure 3.14 : Détails sur les conditions expérimentales des procédés CuSiN évalués dans
un empilement hybride.
6A dimensions de puces égales, plus le diamètre d’une plaque de silicium est grande, plus le nombre de
puces fabriquées par plaque est élevé, ce qui réduit les coûts de fabrication des puces.
64
3.2. EVALUATION DE PROCÉDÉS CUSIN
(a) pCuSiN auto-limité. (b) Dépôt 3 nm SiN.(c) Air break, plasma NH3 et dé-
pôt SiCN.
(d) Dépôt SiOC (εr = 3, 1).
Figure 3.15 : Schéma d’intégration des procédés CuSiN dans un empilement hybride.
Par contre, comme la siliciuration se déroule durant la montée en température, son contrôle
n’est pas facilité. C’est pourquoi, afin d’homogénéiser les propriétés de siliciuration, il est plus
judicieux d’utiliser un procédé auto-limité comme présenté au Paragraphe 2.1.2.3, Page 29 :
une CVD de silane et d’ammoniac. Comme la nitruration est bénéfique pour la couche de
CuSiN formée, la séquence des procédés CuSiN étudiés est donc : siliciuration par CVD
SiH4 + NH3, puis nitruration par PECVD NH3. Connaissant la variation de température
de la surface d’un échantillon en fonction du temps passé sur un support chauffé à une
température donnée (Figure 3.14.a), nous nous proposons d’étudier deux procédés CuSiN
d’une durée maximale de 24 secondes (Figure 3.14.b) pour deux températures de support,
300 et 400 C.
L’étape précédant la siliciuration permet de distinguer les procédés A et B. En effet, la
siliciuration contenant déjà un agent réducteur (NH3), la réduction au préalable de l’oxyde
natif peut sembler superflue (Figure 3.14.b). D’autre part, la quantité de silicium disponible
pour la siliciuration est plus importante pour le procédé B : plus la siliciuration est tardive,
plus elle se fait à haute température et plus la quantité de silane dissocié est importante (Fi-
gure 3.14). Enfin, l’étape de siliciuration du procédé A débute à des températures proches
du seuil de décomposition du silane, ce qui minimise la quantité de silicium à incorporer,
d’autant plus que les durées de siliciuration sont très courtes. C’est pourquoi, pour com-
penser la faible quantité de silicium disponible, le débit de silane est élevé : 980 sccm, soit
980 cm3.min−1. Comme l’évaluation du procédé CuSiN se fait dans une technologie 65 nm,
la barrière diélectrique et le matériau à faible permittivité associés à ce nœud sont le SiCN
(εSiCN
r= 5) et le SiOC dense (εSiOC
r= 3, 1). Or, l’équipement utilisé pour le procédé CuSiN
ne permet de fabriquer qu’une barrière SiN (εSiN
r= 7) de la génération 120 nm. Il ne contient
ni précurseurs Tri-Méthyl Silane (TMS) ni quatre-méthyl silane nécessaires à la fabrication
65
CHAPITRE 3. INTÉGRATION ET ÉVALUATION DE PROCÉDÉS CUSIN
d’une barrière SiCN. Afin d’éviter toute rupture de l’atmosphère (air-break 7) entre le pro-
cédé CuSiN et le dépôt de la barrière diélectrique SiCN qui s’effectue alors dans un autre
équipement, une couche de 3 nm de SiN est déposée à 400 C sur le CuSiN sur l’un des trois
autres plateaux disponibles (Figures 3.15.a et b). Cette couche de SiN permet également
d’éviter l’oxydation de la surface du Cu durant la rupture du vide (mise de l’atmosphère), si
elle n’est totalement recouverte de CuSiN. Ensuite, les échantillons sont transférés dans un
bâti de dépôt de SiCN et continuent leur intégration (Figure 3.15.c et d).
intégré en mode hybride, celui introduit en tant que barrière auto-positionnée présente une
couche continue de CuSiN résistante contre l’oxydation8. Malgré cette propriété, on peut se
demander si le plasma oxygène précédant le dépôt du SiOC dense est adapté à l’intégration
de barrières auto-positionnées (Figure 3.16.c).
Après avoir décrit les différents procédés CuSiN et leurs modes d’intégration associés,
nous allons présenter les résultats concernant leur intégration en termes de performances
électriques et de fiabilité, tout d’abord dans le cas hybride puis comme barrières auto-
positionnées.
3.2.2 Evaluation de l’architecture hybride
3.2.2.1 Performances électriques
Courants de fuite
Comme les échantillons après CMP du métal 2 sont tous identiques, la dispersion des cou-
rants de fuite d’un échantillon à un autre est faible, inférieure à 0, 25 décade (Figure 3.17.a).
De plus, par rapport à la référence SiCN, la variation des courants de fuite des échantillons
CuSiN après intégration du niveau métal 3 n’est que de ±0,5 décade, ce qui signifie que les
procédés ne dégradent pas les courants de fuite (Figure 3.17.b).
8Les tests de barrières contre l’oxydation présentés dans le Chapitre 2 utilisent le même plasma à base
d’oxygène que celui avant le dépôt SiOC dans une technologie 90 nm, destiné à améliorer l’adhésion entre le
SiCN et le SiOC (Figure 3.16.c).
67
CHAPITRE 3. INTÉGRATION ET ÉVALUATION DE PROCÉDÉS CUSIN
-10 -9 -80
20
40
60
80
100
Après CMP métal 2 P
roba
bilit
é cu
mul
ée (%
)
Courant de fuite (dec)
0,25 dec
(a) Valeurs des courants de fuite du niveau métal 2
avant procédés CuSiN et/ou dépôt SiCN pour plu-
sieurs échantillons. Les différentes formes et couleurs
de légendes correspondent aux procédés CuSiN ef-
fectués par la suite.
-0,5 0,0 0,5 1,00
20
40
60
80
100
SiCN pCuSiN B 400°C + SiCN pCuSiN B 300°C + SiCN pCuSiN A 400°C + SiCN pCuSiN A 300°C + SiCN
Pro
babi
lité
cum
ulée
(%)
Variation normalisée des courants de fuite (dec)
(b) Variation normalisée des courants de fuite du ni-
veau métal 2 entre la mesure après pCuSiN + niveau
métal 3 et celle au niveau métal 2 post CMP.
Figure 3.17 : Influence des procédés CuSiN sur les courants de fuite.
Résistances de ligne
Les procédés CuSiN effectués avec un support chauffant à 400 C ont leur résistance plus
élevée que celle des procédés à 300 C (Figure 3.18). Cela confirme bien que plus la tempéra-
ture de la surface des échantillons est élevée et plus la quantité de silane dissocié est élevée,
ce qui conduit à une quantité d’atomes de silicium incorporés dans le cuivre plus importante.
Par contre, il est évident que lorsque la température de la surface du cuivre est inférieure à
celle nécessaire pour la dissociation du silane, il n’y a pas d’incorporation de silicium dans le
cuivre. Ceci devrait se traduire par des valeurs de résistances identiques à la référence. Or,
les valeurs de résistances des échantillons avec le procédé CuSiN B à 300 C sont inférieures
à celles la référence SiCN (Figure 3.18). Ce résultat peut s’expliquer ainsi :
– le procédé de dépôt SiN, effectué sur du cuivre non traité par les procédés CuSiN,
conduit à une légère incorporation de Si dans le Cu (cas de la référence SiCN) ;
– la température de la surface du cuivre dans le cas du procédé CuSiN B 300 C est infé-
rieure à celle de décomposition du SiH4, ce qui ne permet pas à ce procédé d’incorporer
du Si dans du Cu ;
– comme le procédé CuSiN B 300 C ne peut dissocier que du NH3 à la surface du cuivre,
il se forme une couche de CuN à la surface du cuivre empêchant l’incorporation de Si
durant l’étape de dépôt SiN [Nog01].
La faible variation de résistance du procédé CuSiN A à 400 C (médiane à 0, 25 %),
comparée à la forte augmentation de résistance induite par le procédé CuSiN B à 400 C
(médiane à 3, 5 %) (Figure 3.18), confirme bien nos attentes : la plus forte quantité de silicium
68
3.2. EVALUATION DE PROCÉDÉS CUSIN
-1 0 1 2 3 4 50
20
40
60
80
100
Pro
babi
lité
cum
ulat
ive
(%)
Variation normalisée des résistances (%)
Figure 3.18 : Variation de la résistance des lignes du niveau métal 2 entre la mesure avant
procédés CuSiN et/ou SiCN et celle après procédés CuSiN + intégration niveau métal 3,
normalisée par rapport à l’échantillon référence SiCN.
incorporé dans le cuivre se retrouve lorsque la température de la surface des échantillons
durant l’étape de siliciuration est la plus élevée, ce qui est le cas du procédé CuSiN B à
400 C (Figure 3.14). Par contre, la distribution étalée des résistances pour le procédé B à
400 C est attribuée à l’oxyde natif de cuivre non uniformément réparti sur l’ensemble de
l’échantillon avant la siliciuration. Les procédés CuSiN auto-limités étudiés dans cette partie
font intervenir une CVD de silane (SiH4) et d’ammoniac (NH3). La proportion de NH3 par
rapport au SiH4 limite la quantité de silicium incorporé dans le cuivre de deux manières :
– une faible quantité de NH3 ne peut pas retirer tout l’oxyde natif de cuivre [Guo97] qui
va alors bloquer l’incorporation de silicium dans le cuivre ;
– une trop forte quantité de NH3 forme une couche de nitrure à la surface du cuivre qui
va bloquer l’incorporation de silicium dans le cuivre [Nog01].
Il semble que, contrairement au procédé B à 300 C, celui à 400 C présente une quantité de
NH3 faible par rapport à celle de SiH4, ce qui a pour conséquence de retirer suffisamment
d’oxyde natif de cuivre pour que le silicium puisse s’incorporer mais pas assez pour supprimer
l’oxyde, expliquant ainsi la dispersion des résultats. Un plasma réducteur est donc nécessaire
pour homogénéiser et contrôler les propriétés de la siliciuration.
Capacité de couplage latérale
La présence d’une couche supplémentaire de 3 nm de SiN entre le CuSiN et le SiCN devrait
conduire à l’augmentation de la capacité de couplage latérale par rapport au cas référence.
Or, la Figure 3.19 montre l’inverse. Ceci s’explique par le fait que les valeurs de capacités
de couplage dépendent des propriétés intrinsèques des matériaux mais également des dimen-
sions des interconnexions qui fluctuent sur l’ensemble d’un échantillon (Figure 3.8) et d’un
69
CHAPITRE 3. INTÉGRATION ET ÉVALUATION DE PROCÉDÉS CUSIN
75 80 85 90 95 100 1050
20
40
60
80
100
SiCN pCuSiN B 400°C + SiCN pCuSiN B 300°C + SiCN pCuSiN A 400°C + SiCN pCuSiN A 300°C + SiCN
Pro
babi
lité
cum
ulée
(%)
Capacité (aF/µm)
Figure 3.19 : Capacité de couplage entre deux peignes du niveau métal 2 mesurée à partir
du niveau métal 3.
80 85 90
0,18
0,20
0,22 Après CMP métal 2
Rés
ista
nce
(m/C)
Capacité (aF/µm)
iso-RC
(a) Mesure après CMP du métal 2. Les différentes formes et couleurs corres-
pondent aux procédés CuSiN appliqués par la suite.
80 85 90 95 100
0,16
0,18
0,20
0,22 SiCN pCuSiN B 400°C + SiCN pCuSiN B 300°C + SiCN pCuSiN A 400°C + SiCN pCuSiN A 300°C + SiCN
Rés
ista
nce
(m/C)
Capacité (aF/µm)
iso-RC
(b) Mesure après CMP du métal 3.
Figure 3.20 : Résistance d’un serpentin de 100 nm de large du niveau métal 2 en fonction
de la capacité de couplage entre deux peignes espacés de 100 nm du niveau métal 2.
70
3.2. EVALUATION DE PROCÉDÉS CUSIN
échantillon à un autre9. Par contre, comme le pitch10 est un paramètre respecté par la photoli-
thographie, une augmentation de la largeur de la ligne s’accompagne automatiquement d’une
diminution de l’espacement entre deux lignes adjacentes pour que le pitch reste constant.
Ceci se traduit par une réduction de la résistance concomitante à une augmentation de la
capacité de couplage latérale. Dans le cas où les échantillons sont tous identiques (en termes
d’empilement, de matériaux et de procédés), lorsque la capacité de couplage est représentée
en fonction de la résistance, si les points de coordonnées (C ; R) sont dispersés mais suivent
une courbe dite iso-RC telle que R×C = Cte, alors la dispersion n’est due qu’à une fluctua-
tion des dimensions des interconnexions (effets géométriques) (Figure 3.20.a). Représenter la
capacité en fonction de la résistance permet donc de dissocier les effets géométriques de ceux
des procédés CuSiN appliqués qui peuvent modifier les propriétés intrinsèques des matériaux
(permittivité et résistivité).
Après intégration du niveau métal 3, seuls les points expérimentaux des procédés CuSiN
B et A à 400 C sont décalés et uniquement vers le haut (Figure 3.20.b). Cette augmentation
de résistance provient de l’incorporation plus importante de silicium dans le cuivre pour
des températures de support chauffant plus élevées. Par contre, ni les procédés CuSiN, ni la
couche de 3 nm de SiN ne modifient la capacité de couplage latérale de façon significative.
Les différences de capacités de couplage entre les échantillons observées dans la Figure 3.19
ne sont dues qu’à la fluctuation des largeurs de lignes d’un échantillon à un autre.
Résistance de via
L’étude de la résistance des vias concerne les vias qui sont formés au dessus du niveau
métal 2 traités par les procédés CuSiN.
Dans le cas des vias isolés dont le diamètre est égal à la largeur des lignes qu’ils relient,
les échantillons CuSiN ont leurs valeurs de résistances de via et leurs distributions quasiment
identiques à celles de l’échantillon référence (Figure 3.21.a). L’empilement formé par la couche
de CuSiN et celle de 3 nm de SiN est donc totalement retiré par le procédé de gravure lors de
l’ouverture de la barrière SiCN (Figure 3.7). Ceci signifie que le CuSiN est compatible avec
la gravure et ne nécessite aucune optimisation ou développement de procédés spécifiques.
Une structure de vias isolés dont le diamètre est 10 nm plus important que la largeur
de la ligne sous-jacente (via de 110 nm de diamètre, lignes de 100 nm de large) permet de
mettre en évidence l’effet de la surgravure du via. Comme la couche de SiCN, qui permet de
limiter la surgravure (couche de contrôle de l’arrêt de la gravure), est présente sur tous les
échantillons, aucun différence de comportement des valeurs de résistances entre les échan-
tillons CuSiN et la référence n’est observée (Figure 3.21.b).
9Cette fluctuation des dimensions des interconnexions provient de l’étape de photolithographie.10Pitch p : pas de répétition des motifs correspondant à la somme de la largeur d’une ligne w et de l’espace
s qui la sépare de sa ligne voisine : p=w+s.
71
CHAPITRE 3. INTÉGRATION ET ÉVALUATION DE PROCÉDÉS CUSIN
3 4 5 60
20
40
60
80
100
SiCN pCuSiN B 400°C + SiCN pCuSiN B 300°C + SiCN pCuSiN A 400°C + SiCN pCuSiN A 300°C + SiCNP
roba
bilit
é cu
mul
ée (%
)
Résistance de via ( )
(a) Cas avec un diamètre du via égale à la largeur de
la ligne sous-jacente.
13 14 15 16 170
20
40
60
80
100
SiCN pCuSiN B 400°C + SiCN pCuSiN B 300°C + SiCN pCuSiN A 400°C + SiCN pCuSiN A 300°C + SiCNP
roba
bilit
é cu
mul
ée (%
)
Résistance de via ( )
(b) Cas d’un diamètre du via supérieur de 10 nm à
la largeur de la ligne sous-jacente.
Figure 3.21 : Résistance de vias Kelvin isolés pour différents diamètres de via et une largeur
de ligne sous-jacente fixe de 100 nm.
En conclusion, le seul effet des procédés CuSiN en tant que traitement de surface avant
le dépôt d’une barrière diélectrique correspond à une augmentation de la résistance des
lignes du fait de l’incorporation de silicium dans le cuivre durant l’étape de siliciuration.
Cette dégradation, qui est contrôlée par les conditions de procédés CuSiN, est au maximum
de l’ordre de 5 % et peut être réduite jusqu’à être négligeable11 . Par contre, les procédés
CuSiN ne modifient en rien les performances électriques des interconnexions en terme de
courant de fuite, de capacité de couplage et de résistance de via, ce qui rend leur introduction
compatible d’un point de vue électrique avec les procédés d’intégrations utilisés pour le nœud
technologique 65 nm. Il s’agit donc de déterminer l’influence de ces procédés CuSiN sur les
propriétés d’adhésion entre le cuivre et une barrière diélectrique SiCN et par conséquent, sur
les performances de fiabilité.
3.2.2.2 Fiabilité
Conditions de tests
Le type de test VxM
x+1 avec x=1 (V1M2) est le plus adapté à l’étude de l’interface
Cu/SiCN. La mise en boîtier des puces autorise l’utilisation d’une densité de courant faible
de 1, 5 MA/cm2. Les structures de test sont des lignes métal 2 de 250 µm de long qui se
11Les variations de procédé modifient les dimensions des interconnexions (hauteur, largeur) d’une puce à
une autre et d’une plaque à une autre. Une augmentation de 10 nm de la largeur d’une ligne initialement
de 115 nm due à une dispersion du procédé de photolithographie (différence observée entre une puce du
centre de la plaque et une puce du bord - Figure 3.8, Page 57) augmente la résistance d’environ 8 %. Cette
augmentation de la résistance s’accentuera pour les générations technologiques à venir du fait de la réduction
des dimensions des interconnexions.
72
3.2. EVALUATION DE PROCÉDÉS CUSIN
terminent par un via 1 de 100 nm de diamètre reliant le métal 1 de 5 µm de large. De telles
structures permettent de suivre la formation de cavités par le phénomène d’électromigration
dans la cathode, i.e. le lieu de l’injection du courant (Figure 3.11) en évitant toute considéra-
tion de formation de cavité sous le via due à de mauvaises conditions de gravure via. De plus,
deux largeurs de ligne de test, 110 nm et 3 µm sont utilisées afin de déterminer l’influence
de la microstructure du cuivre sur les performances de fiabilité dues aux procédés CuSiN.
Comme les tests comptent trois températures, 220, 260 et 300 C, il est possible de remonter
à l’énergie d’activation. Enfin, étant donné que le procédé CuSiN B 300 C n’incorpore pas
de silicium dans le cuivre, son effet sur la fiabilité ne sera pas étudié.
Résultats
Le critère de défaillance retenue dans notre étude correspond à une augmentation de
la résistance de la ligne testée de 20 %. La Figure 3.22 montre l’évolution typique de la
résistance des lignes en fonction du temps de test pour l’échantillon CuSiN A 400 C. Il en
ressort deux types de comportement : (i) une augmentation abrupte de la résistance due à la
formation d’une cavité critique dans la ligne et (ii) une augmentation abrupte qui n’atteint
pas le critère des 20 %, suivie d’une augmentation graduelle de la résistance. Dans ce dernier
cas, le critère de défaillance correspondra non plus à 20 % d’augmentation de la résistance,
mais au premier saut.
0 200 400 600 800 1000 1200400
450
500
550
600
650
700
750
800
Augmentationgraduelle
Rés
ista
nce
()
Durée de test (heures)
Augmentationabrupte
Figure 3.22 : Exemple de suivi de l’évolution de résistances de plusieurs lignes de 110 nm
de large testées en électromigration à 220 C avec une densité de courant de 1,5 MA/cm2 :
échantillon CuSiN A 400 C + SiCN.
La Figure 3.23.a représente la distribution lognormale12 des durées de vie des lignes de
110 nm de large, testées à 220 C dont les valeurs de durée de vie médiane et de déviation12Une distribution normale correspond à la distribution de probabilités d’une variable aléatoire continue
dont la courbe est parfaitement symétrique, unimodale correspondant à une gaussienne. Une distribution
73
CHAPITRE 3. INTÉGRATION ET ÉVALUATION DE PROCÉDÉS CUSIN
102 103 1042
10
30
50
70
90
98
x4 SiCNpCuSiN B 400°C + SiCNpCuSiN A 400°C + SiCNpCuSiN A 300°C + SiCN
Extrapolation de pCuSiN B 400°C + SiCNP
roba
bilit
é cu
mul
ée (%
)
Durée de vie (heures)
x10
(a) Ligne métal 2 de 110 nm de large testée à 220 C.
10-1 100 101 102 1032
10
30
50
70
90
98
SiCN pCuSiN B 400°C + SiCN pCuSiN A 400°C + SiCN
Pro
babi
lité
cum
ulée
(%)
Durée de vie (heures)
x2
(b) Ligne métal 2 de 3 µm de large testée à 260 C.
Figure 3.23 : Distribution lognormale des résultats de tests d’électromigration sous une
densité de courant de 1,5 MA/cm2 après 1500 heures.
Tableau 3.2 : Comparatif des résultats d’électromigration V1M2 à 220 C des lignes de
110 nm de large pour différents échantillons.
Procédés RéférencepCuSiN B
400 C
pCuSiN A
400 C
pCuSiN A
300 C
Durée de vie
médiane (heures)213 2000 590 780
Déviation standard 0, 14 0, 63 0, 42 0, 33
Défaillance graduelle 0/16 3/5 4/15 1/14
standard sont reportées dans le Tableau 3.2. Malgré une dispersion légèrement plus élevée,
les échantillons CuSiN montrent des durées de vie beaucoup plus élevées que la référence.
Dans le cas particulier de l’échantillon CuSiN B 400 C, certaines puces n’ont pas failli après
103 heures de test. Toutefois, étant donné que tous les échantillons CuSiN suivent une loi
normale, il est possible d’extrapoler la durée de vie de ces puces qui n’ont pas failli. Alors
que les autres procédés CuSiN améliorent la durée de vie des interconnexions sous test
d’un facteur 4 par rapport à la référence SiCN, le procédé CuSiN B 400 C apporte un gain
d’un facteur 10. Ce gain plus important s’explique par une plus grande quantité de silicium
incorporée à la surface du cuivre. En effet, comme un grain de cuivre siliciuré correspond
à un point d’« accroche » entre le cuivre et la barrière SiCN, une grande grande quantité
de grains siliciurés améliore l’adhésion entre le cuivre et le SiCN et donc augmente la durée
de vie des interconnexions. Pour le procédé CuSiN A, bien que celui à 300 C présente des
performances légèrement meilleures en termes de durée de vie et de distribution que celui à
normale de moyenne µ et d’écart type σ est définie par la formule : y =1
√
2.π
. exp−1
2
(
x−µ
σ
)2. Dans une
représentation lognormale, une distribution est dite normale si les points sont alignés sur une droite.
74
3.2. EVALUATION DE PROCÉDÉS CUSIN
101 102 103 10412
10
305070
90
98P
roba
bilit
é cu
mul
ée (%
)
Durée de vie (heures)
300°C 260°C 220°C
(a) Échantillon CuSiN B 400 C.
101 102 103 10412
10
305070
90
98
300°C 260°C 220°C
Pro
babi
lité
cum
ulée
(%)
Durée de vie (heures)
(b) Échantillon CuSiN A 400 C.
Figure 3.24 : Distribution lognormale des résultats de tests d’électromigration pour les
échantillons CuSiN B et A effectués à 400 ˚C pour une largeur de ligne de 110 nm sous une
densité de courant de 1,5 MA/cm2, pour des températures égales à 220, 260 et 300 C.
Tableau 3.3 : Comparatif des résultats d’électromigration V1M2 des lignes de 110 nm pour
différentes températures de tests et une densité de courant de 1,5 MA/cm2 pour les échan-
tillons CuSiN B et A (procédés CuSiN avec un support à 400 C).
SiCN sans recuit SiCN avec un recuit SiCN avec deux recuits CuSiN sans recuit CuSiN avec un recuit CuSiN avec deux recuitsP
roba
bilit
é cu
mul
ée (%
)
Résistance ( /via)
Figure 3.31 : Évolution de la résistance d’une
chaîne de 10 000 vias V2 de 130 nm de dia-
mètre (vias alignés) après recuit de 400 C du-
rant 50 min.
(a) Cas avec SiCN. (b) Cas sans SiCN.(c) Image MET et carto-
graphie EELS dans le cas
sans SiCN (rouge : Ti,
vert : Cu).
Figure 3.32 : Observation MET et cartographie EELS de l’effet du désalignement d’un via
de 40 nm par rapport à la ligne sous-jacente dans le cas d’une technologie 90 nm avec un
SiOC dense (εSiOC
r= 3,1).
82
3.2. EVALUATION DE PROCÉDÉS CUSIN
0 500 1000 1500 2000
101
102
103
104
105
106 Ta (CuSiN/TMS) Si (CuSiN/TMS) Ta (CuSiN/SiH4) Si (CuSiN/SiH4)
Intens
ité (c
oups
)
Temps d'érosion (sec)
SiO2
TaN
Cu surface SIMS
SiO2
TaN
CuSiNCu
+ Recuit 400°C durant 50 min
Figure 3.33 : Profils SIMS (Cs+) du Ta et du Si pour des échantillons CuSiN/SiH4 et
CuSiN/TMS recouverts de TaN et de SiO2 obtenus un après recuit 400 C durant 50 min.
(standards) ne sont donc pas suffisantes pour retirer complètement et de façon homogène
le CuSiN sous le via. Cette différence de comportement provient d’une épaisseur de CuSiN
plus importante pour le cas auto-positionné qui nécessite alors soit une optimisation de la
gravure, soit le développement d’un procédé spécifique. D’autre part, contrairement à la
référence, les résistances de via pour le procédé CuSiN augmentent de façon significative
après un recuit 400 C durant 50 minutes et davantage après un second recuit 400 C durant
50 minutes (Figure 3.31). Cette augmentation de la résistance avec le nombre de recuits peut
provenir d’une interaction entre le CuSiN et le TaN activée thermiquement.
Pour déterminer la stabilité de l’interface CuSiN/TaN, une étude de l’évolution après
un recuit 400 C durant 50 minutes des profils SIMS du Ta et du Si est menée sur des
échantillons pleine plaque avec l’empilement Cu/CuSiN/TaN/SiO2. La Figure 3.33 montre
que le signal de Ta dans le Cu augmente avec la quantité de silicium incorporée dans le
cuivre. L’épaulement du Ta dans le Cu peut être soit :
– un artefact dû à une rugosité à l’interface CuSiN/TaN induite par le procédé CuSiN,
plus marquée dans le cas du silane ;
– une diffusion du Ta dans le CuSiN due à une réaction entre le Ta et le Si du CuSiN
[Jia02a], ce qui expliquerait que la profondeur du signal du Ta dans le Cu dépende de
celle du Si.
La rugosité à l’interface CuSiN/TaN ne peut pas expliquer l’augmentation de la résistance
des vias en fonction du budget thermique. Par contre, une interaction entre le Ta et le Si
activée thermiquement pour former une couche plus résistive peut plus probablement expli-
quer l’augmentation de la résistance des vias avec le budget thermique. Il est donc nécessaire
de retirer complètement le CuSiN sous les vias pour ne pas dégrader leurs résistances.
83
CHAPITRE 3. INTÉGRATION ET ÉVALUATION DE PROCÉDÉS CUSIN
(a) Cas de l’intégration de vias avec PVD
standard TaN/Ta.
(b) Cas de l’intégration de vias avec PT du-
rant la PVD TaN.
Figure 3.34 : Coupes transversales prises au MET de vias intégrant le procédé PunchThrough (PT).
0 2 4 6 8 100
20
40
60
80
100
SiCN SiCN avec PT CuSiN CuSiN avec PT
Pro
babi
lité
cum
ulée
(%)
Résistance ( /via)
(a) Effet du Punch Through
1 2 3 40
20
40
60
80
100
SiCN sans recuit SiCN avec un recuit SiCN avec deux recuits CuSiN sans recuit CuSiN avec un recuit CuSiN avec deux recuitsP
roba
bilité
cum
ulée
(%)
Résistance ( /via)
(b) Effet de différents budgets thermique sur la résis-
tance des vias avec le procédé Punch Through.
Figure 3.35 : Influence du procédé Punch Through sur la résistance d’une chaîne de 10 000
vias V2 de 130 nm de diamètre (vias alignés).
La solution adoptée pour graver le CuSiN est le procédé dit de Punch Through (PT) qui
consiste à pulvériser le fond des vias grâce à des ions argon accélérés par une différence de
potentiel dirigé vers l’échantillon durant le dépôt du TaN par PVD [Yam00, Kum04]. Dans
une intégration standard, le procédé Punch Through14 permet de faire pénétrer le via plus
profondément dans la ligne de cuivre sous-jacente (de plusieurs dizaines de nanomètres) et de
14Il existe plusieurs techniques de Punch Through. Par exemple, le procédé peut débuter par le dépôt d’une
couche fine de TaN, puis elle est pulvérisée par les ions argon. Le nombre d’itération dépôt/pulvérisation est
variable. Il est également possible de déposer une fine couche de TaN, puis la pulvériser durant la suite du
dépôt du TaN. Une alternative est de pulvériser la TaN après son dépôt, avant ou pendant le dépôt du Ta.
84
3.2. EVALUATION DE PROCÉDÉS CUSIN
réduire l’épaisseur de TaN en fond via pour diminuer la résistance d’un via (Figure 3.35.a).
Dans le cas du CuSiN, le via pénètre profondément dans la ligne retirant par la même occa-
sion le CuSiN sous le via (Figure 3.34). Il en résulte des résistances de via aussi faibles que
celles de la référence SiCN avec Punch Through (Figure 3.35.a) et une stabilité vis-à-vis de
toute contrainte thermique (Figure 3.35.b).
Pour conclure, l’introduction de barrières auto-positionnées CuSiN en remplacement de
barrières diélectriques SiCN ne dégrade pas les courants de fuite. Pour la génération 90 nm,
la réduction de la capacité de couplage latérale par le retrait de la couche de SiCN (-5 %) est
compensée par l’augmentation de la résistance des lignes due à l’incorporation de silicium
dans le cuivre. Si cette augmentation de résistance reste constante pour les prochaines gé-
nérations technologiques, alors le gain sur le produit RC sera de plus en plus marqué pour
chaque nouveau nœud technologique15. La présence de CuSiN dans l’empilement du via dé-
grade la résistance des vias. L’intégration d’un procédé spécifique de pulvérisation du fond
des vias, appelé Punch Through, qui permet de retirer le CuSiN sous le via durant l’étape
de dépôt de la barrière TaN, est une solution nécessaire pour intégrer le CuSiN comme bar-
rière auto-positionnée sans détériorer les performances électriques des interconnexions. D’un
point de vue technologique, ce procédé Punch Through devient partie intégrante du schéma
d’intégration à partir du nœud 65 nm, ce qui rend les procédés CuSiN en tant que barrières
auto-positionnés compatibles avec le cette technologie sans modification ni ajout de procédés
spécifiques.
Ces résultats montrent une intégration réussie des barrières auto-positionnées CuSiN sans
dégradation majeure des performances électriques des interconnexions. Elles remplissent leur
rôle premier qui est de réduire la permittivité effective des interconnexions. Il s’agit désormais
de déterminer leur influence sur les performances de fiabilité.
3.2.3.2 Fiabilité
Le remplacement de barrières diélectriques par des barrières auto-positionnées CuSiN
modifie l’interface supérieure de cuivre ainsi que celle du masque dur SiO2. Pour déterminer
l’influence de la barrière auto-positionnée CuSiN sur la première interface, les tests d’élec-
tromigration sont les plus adéquates. Pour la seconde, il s’agit d’étudier les propriétés de la
nouvelle interface SiO2/SiOC et de déterminer les chemins de conduction critiques de diffu-
sion des porteurs de charges puis de mesurer la résistance du nouvel empilement diélectrique
sous test de rupture diélectrique à dépendance chronologique (TDDB).
15Le gain sur la capacité de couplage par le retrait de la barrière diélectrique augmente à chaque nouvelle
génération technologique (Figure 1.10, Page 17).
85
CHAPITRE 3. INTÉGRATION ET ÉVALUATION DE PROCÉDÉS CUSIN
Electromigration
Les tests d’électromigration ont été effectués sans mise en boîtier et avec les premières ver-
sions de matériaux de la technologie 90 nm : SiOC dense (εSiOC
r= 3, 1) et une barrière diélec-
trique SiC (εSiC
r= 4, 5). Les structures de test utilisées sont dites NIST16. Elles comprennent
des lignes de 250 µm de long, de [0, 26 ; 1, 2 ; 3] µm de large, sur un seul niveau de métal
(Figure 3.36). Après formation du CuSiN, des matériaux diélectriques (USG17/PSG18/SiN)
sont déposés afin de passiver l’ensemble de l’échantillon. Des plots sont ensuite gravés à tra-
vers cet ensemble afin de permettre la prise de contact (Figure 3.37). Le critère de défaillance
est fixé à une augmentation de la résistance des lignes de 10 % par rapport à la résistance
initiale et les températures de ligne testées sont 250, 300 et 350 C.
Pour les lignes étroites de 0, 26 et 1, 2 µm de large à 250 C, une augmentation de la
durée de vie des interconnexions d’un facteur 10 est obtenue lorsque la barrière diélectrique
SiC est remplacée par la barrière auto-positionnée CuSiN (Figure 3.38.a). Le procédé CuSiN
auto-positionné améliore donc la qualité d’adhésion à l’interface supérieure du cuivre. Par
contre, pour une largeur de ligne de 3 µm, quelle que soit la température de test, le gain n’est
Ligne testéeDétecteurs d'extrusionsAnodeCathode
I - V- V+ I+
Figure 3.36 : Schéma des structures de test d’électromigration dites NIST.
Figure 3.37 : Coupe schématique de l’empilement utilisé pour l’étude de l’électromigration.
16NIST : National Institute of Standards and Technology.17USG - Undoped Silicon Glass : Oxyde de silicium.18PSG - Phosphore doped Silicon Glass : Oxyde de silicium dopé phosphore.
86
3.2. EVALUATION DE PROCÉDÉS CUSIN
103 104 10512
10
305070
90
98
SiC CuSiNP
roba
bilité
cum
ulée
(%)
Durée de vie (sec)
x10
(a) Ligne de 0, 26 µm de large testée à 250 C.
104 10512
10
305070
90
98
Pro
babi
lité
cum
ulée
(%)
Durée de vie (sec)
SiC 250°C SiC 300°C CuSiN 25°C CuSiN 300°C
(b) Ligne de 3 µm de large testée à 250 et 300 C.
Figure 3.38 : Représentation lognormale de la durée de vie des interconnexions avec barrière
auto-positionnée CuSiN.
(a) Mise en évidence d’une cavité critique. (b) Mise en évidence d’extrusions.
Figure 3.39 : Observations MEB en vue de dessus de lignes de 1,2 µm de large avec CuSiN
après défaillance.
plus que d’un facteur 1, 3 (Figure 3.38.b). Ce résultat reflète une fois de plus la dépendance
des propriétés de siliciuration avec la microstructure du cuivre. Néanmoins, les résultats sur
lignes larges sont secondaires comparés à ceux sur lignes étroites, car dans un circuit intégré,
c’est à travers les lignes étroites que les densités de courant les plus fortes passent ; ces lignes
étroites doivent donc être les plus résistantes contre les phénomènes d’électromigration.
L’analyse de défaillance montre que (i) la nucléation des cavités s’initie à l’interface entre
le Cu et le Ta (Figure 3.39.a), (ii) que la cavité critique s’étend sur tout la largeur de la ligne
à l’interface Cu/SiOC (Figure 3.39.a) et (iii) qu’elle croît depuis cette interface sur toute
la hauteur de la ligne (Figure 3.40.a). La forme de la cavité critique est typique d’une dé-
87
CHAPITRE 3. INTÉGRATION ET ÉVALUATION DE PROCÉDÉS CUSIN
(a) Mise en évidence de cavités critiques.(b) Mise en évidence de défauts nouveaux non cri-
tiques.
Figure 3.40 : Coupes transversales MEB de lignes de 1,2 µm avec CuSiN après défaillance.
faillance obtenue avec une barrière diélectrique référence (Figure 3.40.a). Par contre, certains
échantillons possèdent de nouveaux défauts non critiques, absents avant les tests d’électro-
migration, impliquant la barrière TaN/Ta en fond de ligne (Figure 3.40.b). Du fait des plus
longues durées de tests, ces nouveaux défauts ont la possibilité d’apparaître. Par contre,
comme ces défauts n’ont jamais été relevés auparavant, même pour des tests d’électromigra-
tion très longs (cas du CoWP/B), ils sont peut-être spécifiques au procédé CuSiN lui-même,
mais leur origine reste à déterminer.
Durant les tests d’électromigration, la formation de cavités s’accompagne parfois d’ex-
trusion de matière (Figure 3.39.b), décelées par les détecteurs d’extrusion (Figure 3.36).
Contrairement à la référence SiC (38 %), la barrière auto-positionnée CuSiN ne présente
aucune extrusion pour les lignes de 0, 26 µm de large. Pour les lignes de 1, 2 µm de large,
seulement 44 % des échantillons CuSiN présentent des extrusions comparé à 85 % pour le
SiC. Une analyse EELS révèle la présence de Ta à la surface du cuivre siliciuré (Figure 3.41),
pouvant provenir de la barrière métallique latérale. Ce résultat montrerait alors que le si-
licium contenu dans le procédé CuSiN réagirait avec la surface de la barrière métallique
TaN/Ta [Lat02] pour limiter l’extrusion latérale de cuivre au dessus du Ta.
Un tel renforcement peut également supprimer une source d’injection de porteurs de
charges dans l’isolant. En ce qui concerne l’interface supérieure du SiO2, propice à leur
conduction du fait de la présence de défauts, elle diffère entre le cas du CuSiN (SiO2/SiOC)
et celui de la barrière diélectrique (SiO2/barrière diélectrique). Le retrait de la barrière diélec-
trique peut donc modifier les chemins de conduction ainsi que la résistance de l’empilement
contre la rupture à dépendance chronologique.
88
3.2. EVALUATION DE PROCÉDÉS CUSIN
0 10 20 30
0,0
4,0x105
8,0x105
1,2x106
1,6x106
-5,0x104
0,0
5,0x104
1,0x105
1,5x105
2,0x105Intens
ité (c
oups
)
Profondeur (nm)
Cu Si Ta
(a) Profils EELS du Ta, Si et du Cu.(b) Coupe transversale MET de la ligne analysée
par EELS.
Figure 3.41 : Composition de la surface d’une ligne avec pCuSiN après test.
Mécanismes de conduction et TDDB
Il existe quatres modèles de conduction, regroupés en deux catégories : ceux limités en
volume et ceux limités par les électrodes [Sze81] (Tableau 3.4) :
1. Mécanismes de conduction limités en volume :
– La conduction par l’effet Pool Frenkel est un mécanisme qui repose sur l’excitation
thermique d’un porteur piégé dans la bande interdite vers la bande de conduction de
l’isolant. L’application d’un champ électrique permet d’abaisser l’énergie d’ionisation
du piège favorisant ainsi ce type de transmission.
– La conduction par sauts repose sur le transport de charge qui s’effectue de piège à
piège dans la bande interdite du diélectrique sans passer par la bande de conduction.
2. Mécanismes de conduction limités par les électrodes :
– La conduction Schottky, autrement appelé effet thermo-ionique, s’observe lorsque les
porteurs de charge qui se trouvent dans l’électrode acquièrent une énergie supérieure
à la hauteur de barrière qui empêche leur injection dans le diélectrique. L’application
d’un champ électrique qui abaisse cette barrière autorise ainsi leur transition.
– La conduction par effet Fowler Nordheim correspond à l’effet tunnel, permettant aux
porteurs de charge de traverser la barrière d’énergie et d’être injectés dans la bande
de conduction du diélectrique.
Le Tableau 3.4 montre que chaque modèle de conduction peut conduire à une représen-
tation linéaire d’une fonction de la densité de courant par rapport à une fonction du champ
appliqué. Uniquement pour les modes Pool Frenkel et Schottky, la pente permet de remonter
à une permittivité relative du matériau (εpf
ret εsch
r) dans lequel la conduction se passe.
89
CHAPITRE 3. INTÉGRATION ET ÉVALUATION DE PROCÉDÉS CUSIN
Tableau 3.4 : Mécanismes de conduction des porteurs de charges dans un diélectrique.
Mécanisme de conduction limité par le volume du diélectrique
Conduction par Pool Frenkel par Sauts
Modèle J = q.µ.Nc. exp
(
−q.Φ
k.T
)
. exp
(
βpf .
√
E
k.T
)
J = C.E. exp
(
−q.Φa
k.T
)
Représentation ln
(
I
V
)
= Cte
1 .βpf
k.T.√
V + Cte
2 I = Cte.V
βpf
= q.√
q
π.ε0.εr
Mécanisme de conduction limité par les électrodes
Conduction par Schottky par Fowler Nordheim
Modèle J = A.T 2. exp
(
−q.Φ0
k.T
)
. exp
(
βsch.
√
E
k.T
)
J = D. exp
(
−
8.π.
√
2.m⋆.q.Φ3
0
3.h.E
)
Représentation ln (I) = Cte
1 .βsch
k.T.√
V + Cte
2 ln
(
I
V2
)
= −G.8.π
√
2.m⋆.q.Φ3
0
3.h.V
βsch
= q.√
q
4.π.ε0.εr
q et m⋆ : Charge et masse effective des porteurs ε0 : Permittivité du vide
εr : Constante diélectrique µ : Mobilité des porteurs
Φt : Hauteur de la barrière des pièges βpf
et βsch
: Constantes
Nc : Densité totale de pièges k : Constante de Boltzmann
E : Champ électrique appliqué J : Densité de courant
s : largeur du diélectrique entre les 2 métaux S : Section de ligne traversée par le courant
4.1.1.1 Principe du dépôt chimique auto-catalytique en phase liquide
Bien que les procédés auto-positionnés CuSiN soient efficaces pour améliorer les per-
formances de propagation du signal et de fiabilité des interconnexions sans dégrader leurs
performances électriques, le gain sur la fiabilité semble limité à un facteur 10 par rapport à
une barrière diélectrique. Ce gain relativement faible, mais toutefois suffisant pour répondre
aux besoins de la génération 45 nm, s’explique par le fait que l’efficacité du procédé CuSiN
dépend de paramètres extérieurs au procédé tels que la microstructure du cuivre et l’orien-
tation cristalline de ses grains. Comme alternative à ces procédés fondés sur la CVD d’un
précurseur silane, nous allons évaluer, dans ce chapitre, des procédés de dépôt de matériaux
en phase liquide pour former des barrières localisées uniquement sur les lignes de cuivre.
Divers métaux, comme le cuivre [Dub97], le cobalt [SD01], le nickel [Wir04] ou l’or
[Geo95], peuvent être formés par un dépôt chimique auto-catalytique en phase liquide, autre-
ment appelé dépôt electroless, sans avoir recours à l’apport de courant extérieur ; il s’oppose
par conséquent au dépôt électrolytique utilisé par exemple pour le remplissage de motifs par
du cuivre. Le principe du dépôt chimique en phase liquide est fondé sur la réduction d’un
ion métallique (Mn+) couplée à l’oxydation d’un réducteur (Red) puissant :
Mn++ n e− → M0 (4.1)
Red → Ox + m e− (4.2)
La réaction redox, illustrée par la Figure 4.1, s’écrit alors :
m Mn++ n Red → m M0
+ n Ox (4.3)
La spécificité de la réaction auto-catalytique vient du fait que les électrons utilisés pour la
réduction des ions métalliques Mn+ (Equation 4.1) proviennent de l’oxydation d’un réducteur
Red (Equation 4.2) contenu dans le bain de dépôt sur des surfaces catalytiquement actives.
La réduction du métal ne nécessite alors pas l’utilisation d’une anode sacrificielle comme dans
le cas d’une réaction de déplacement galvanique1. De plus, contrairement à une réaction de
cémentation2, elle n’est pas limitée en épaisseur. Le dépôt ainsi formé devient lui-même
1Réaction de déplacement galvanique : réaction faisant intervenir un métal dit de contact et un substrat
métallique. Le premier étant moins noble que le second, il joue le rôle d’anode sacrificielle. L’oxydation du
métal de l’anode fournit les électrons nécessaires pour la réduction des ions métalliques (à déposer) sur la
cathode.2Réaction de cémentation : le substrat étant un métal moins noble que celui à déposer, il joue alors le
rôle de réducteur. En se dissolvant, il fournit les électrons nécessaires à la réduction des ions métalliques.
100
4.1. ÉVALUATION DES PROCÉDÉS COWP/B
Figure 4.1 : Schéma en coupe d’un dépôt chimique en phase liquide sur une surface conduc-
trice selon l’Equation 4.3.
catalytiquement actif, ce qui permet d’entretenir la réaction de dépôt.
Pour que cette réaction ait lieu, il faut que le système oxydant/réducteur soit le plus stable
possible. Ceci signifie que la variation de l’énergie du système, qui correspond à l’enthalpie
libre de la réaction d’oxydo-réduction ∆G (Equation 4.3), doit être négative. Comme la
fonction de Gibbs relie l’enthalpie libre ∆G à la force électromotrice de la réaction d’oxydo-
réduction E par ∆G=-N.F.E avec N le nombre de moles et F la constante de Faraday3, E
doit être positif. Or,
E = EM
n+/M
0 − EOx/Red
(4.4)
Les potentiels de ces deux couples sont donnés par l’équation de Nernst :
EM
n+/M
0 = E0
Mn+
/M0 +
R.T
n.F. ln
[
Mn+]
(4.5)
EOx/Red
= E0
Ox/Red+
R.T
m.F. ln
[Ox]
[Red](4.6)
avec R la constante des gaz parfaits4, T la température de la réaction, et E0 le potentiel
standard. Cette condition sur E (EM
n+/M
0 > EOx/Red
) permet alors de définir les conditions
expérimentales du dépôt chimique auto-catalytique en phase liquide (température, concen-
trations).
En ce qui concerne l’initiation du dépôt, la réaction auto-catalytique ne peut démarrer
que sur une surface catalytiquement active comme les matériaux nobles (Au, Pt, Pd...) ou les
métaux de transition (Co, Cu...) [Mal90]. La fonction catalytique d’un matériau dépend di-
rectement de l’agent réducteur utilisé. Dans le cas de l’hypophosphite de sodium (NaH2PO2),
le Cu n’est pas catalytiquement actif. C’est pourquoi l’initiation du dépôt auto-catalytique
3F=9, 65219.10
4 C.mole−1.4R=8, 317 J.K−1.mole.
101
CHAPITRE 4. INTÉGRATION ET ÉVALUATION DU COWP/B
d’un matériau sur des lignes de cuivre nécessite au préalable le dépôt d’un catalyseur comme
le Pd. En effet, avec ce réducteur, il présente un caractère catalytique plus fort que ce-
lui du Co [Ohn85]. Le Cu, qui est moins noble que le Pd (E0Pd
2+/Pd
= 0, 951 V/ENH5 et
E0
Cu2+
/Cu= 0, 342 V/ENH [Lid03]), réduit le Pd et s’oxyde en donnant des ions Cu2+ selon
une réaction de cémentation. Comme le dépôt d’une couche continue de catalyseur sur le
cuivre peut conduire à des effets électriques ou magnétiques non désirés, le catalyseur Pd est
déposé sous forme d’îlots.
Néanmoins, le catalyseur peut diffuser dans le cuivre et augmenter sa résistivité [Ita02,
Hau04]. C’est pourquoi des chimies sans catalyseurs, dites auto-activées, sont proposées
en remplacement de l’hypophosphite de sodium comme le complexe de Di-Méthyl-Amino-
Borane (DMAB - (CH3)2NH : BH3) en présence duquel le Cu devient catalytiquement actif.
L’utilisation de DMAB comme réducteur permet donc l’initiation de la croissance auto-
catalytique d’un matériau directement sur le cuivre [Ita02].
4.1.1.2 Propriétés des alliages déposés de façon auto-catalytique
Barrière contre la diffusion
Le cobalt seul ne peut être formé par croissance auto-catalytique en phase liquide. Les
composants du réducteur se retrouvent en général dans l’alliage final (résidu de réaction),
comme l’alliage de CoP où le P provient du réducteur hypophosphite de sodium (NaH2PO2).
Ces alliages CoP ont été montrés efficaces pour empêcher la diffusion du cuivre sous une
contrainte thermique de 400 C durant 14 heures mais pour une épaisseur de 100 nm [Pau94,
OS98]. En considérant les dimensions des interconnexions des générations actuelles, une
telle épaisseur de matériau est trop importante pour être intégrée6 et il n’est pas possible de
réduire l’épaisseur de CoP sans détériorer ses propriétés barrières [Pau94]. D’autre part, un
alliage amorphe, comme le CoP après son dépôt, résiste mieux contre la diffusion du cuivre
qu’un alliage cristallin. Malheureusement, un recuit à 300 C, température largement dépassée
durant les différentes étapes d’intégration, est suffisant pour cristalliser l’alliage de CoP
[Koh03b]. Comme la diffusion du cuivre a lieu au niveau des joints de grains [Koh03b], pour
réduire l’épaisseur de matériau, il faut améliorer davantage son efficacité barrière en comblant
les joints de grains par des matériaux réfractaires [Koh03b] comme le Mo [SD02, Wir04], le Re
[Osa02] ou le W [Koh03a, Osa02]. A titre d’exemple, le Co0,9W0,02P0,08 présente un coefficient
de diffusion du cuivre à travers ses joints de grains 5 à 10 fois plus faible que celui du Co0,9P0,1
[Koh03b]. En terme d’intégration, les matériaux déposés de façon auto-catalytique les plus
adaptés sont donc des alliages ternaires.
5ENH - Electrode Normale à Hydrogène : valeur de potentiel par rapport à une électrode de référence
normale à hydrogène.6Par exemple, le dépôt d’un matériau conducteur épais sur les lignes de cuivre augmente leur hauteur
conduisant alors à la dégradation de la capacité de couplage latérale.
102
4.1. ÉVALUATION DES PROCÉDÉS COWP/B
Amélioration de la fiabilité
Lorsqu’un alliage à base de cobalt est introduit à la surface du cuivre avant le dépôt
d’une barrière diélectrique, le gain sur la durée de vie des interconnexions rapporté dans
la littérature varie d’un facteur 10 jusqu’à plus de 385. Cette dispersion des performances
obtenues s’explique par les différentes conditions de tests (test7 VxM
xou V
xM
x+1, densité de
courant, température, technologie considérée : dimensions des interconnexions et matériaux
utilisés) (Tableau 4.1). L’énergie d’activation (Ea) calculée pour le CoWP à partir de tests
d’électromigration est de l’ordre de 2 eV [Hu04a], ce qui signifie que le lieu des phénomènes
d’électromigration ne se situe ni aux interfaces cuivre / barrières métalliques ou diélectriques
(Ea=[0, 8 − 1, 06] eV [Arn03]), ni aux joints de grains (E
a=[0, 85 − 1, 2] eV [Bur70, Gup95,
Sur94]), mais dans le volume même des grains de cuivre (Ea=2, 15 eV [Phi85]). En effet,
comme :
– la structure bambou des lignes étroites ne présente pas de chemin de migration dans
la longueur des lignes autres que les interfaces entre le cuivre et ses barrières et
– les interfaces entre le cuivre et la barrière métallique TaN/Ta, qui présentent une bonne
adhésion, ne sont actuellement8 pas susceptibles d’être les lieux de l’électromigration,
le seul chemin de migration possible des atomes de cuivre sous un flux d’électrons se situe
dans le volume des grains de cuivre. Ceci montre que le CoWP scelle parfaitement la surface
du cuivre.
Tableau 4.1 : Exemples non exhaustifs de performances d’électromigration liées à l’intro-
duction d’alliages à base de cobalt sur le cuivre.
NEC Intel IBM AMAT TSMC
[Ish04] [Moo03] [Hu03] [Nai05] [Moo03]
Conditionsde test
300 C,2 MA/cm2
- 350 C,1, 8 MA/cm2
300 C,3 MA/cm2
-
Gain > 100 × 10 × 385 × > 20 × 10 ×
Largeur deligne (µm)
0, 2 0, 12 0, 18 0, 12 -
Référence SiN Si(C)N Si(C,H) SiCN -
7voir Figures 3.10 et 3.11.8L’introduction de techniques de métallisation avancées (ALD, PVD non conforme . . .) modifie l’adhésion
entre le cuivre et sa barrière métallique.
103
CHAPITRE 4. INTÉGRATION ET ÉVALUATION DU COWP/B
4.1.1.3 Réaction de dépôt [Pet02]
Le Tableau 4.2 est un exemple de la composition d’un bain permettant la croissance
auto-catalytique d’un alliage CoWP [Pet02]. La température, le pH et les concentrations
sont choisis pour être dans les conditions requises de potentiels mixtes : EM
n+/M
0 > EOx/Red
.
La formation d’un matériau auto-catalytique se divise en deux procédés, anodique et
cathodique. La réaction anodique correspond à l’oxydation des ions hypophosphites sur la
surface du catalyseur :
(H2PO−
2 )ads
+ (OH−)ads
→ H2PO−
3 + Hads
+ e− (4.7)
Les électrons et les atomes d’hydrogène adsorbés réagissent avec les ions hydrogène contenus
dans le bain :
Hads
+ e− + H+
ads→ H2 ↑ (4.8)
Pendant ce temps, les électrons libérés prennent part aux réactions cathodiques qui sont
(i) la réduction des ions cobalt, (ii) la réduction du phosphore et (iii) la co-déposition du
tungstène :
Co2++ (2H2PO−
2 )ads
+ OH−→ Co ↓ +H2PO−
3 + H2 (4.9)
(H2PO−)ads
+ e− → P ↓ +2OH− (4.10)
L’acide phosphorique de tungstène se dissocie en libérant des groupes WO2−4 :
H3[P (W3O10)4] + 27OH−→ PO3−
4 + 12WO2−
4 + 15H2O (4.11)
Comme le tungstène pur ne peut pas être déposé de façon électrochimique ni chimique, il
est co-déposé pendant l’oxydation de l’hypophosphite. La forme ionique WO2−4 se complexe
sous forme de citrate [WO2(C6H5O6)2]2− et s’adsorbe à la surface de l’électrode grâce au
Tableau 4.2 : Composition typique d’un bain de formation de CoWP par un procédé de
croissance auto-catalytique[Pet02].
Composant Concentration (mol/L)
CoSO4·7H2O 0, 082
Na3C5H5O7·H2O 0, 492
H3BO3 0, 502
H3[P(W3O10)4] 0, 0061
KOH pour ajuster le pH à 8, 8 − 8, 9
Température 90 ± 5 C
104
4.1. ÉVALUATION DES PROCÉDÉS COWP/B
cobalt qui va agir comme un réducteur du tungstène concomitamment à sa propre réduction.
Le complexe adsorbé se dissocie à la surface du catalyseur pour donner du WO2+2 qui va être
également réduit en tungstène :
WO2+
2 + 6H2PO−
2 + 4H2O → W ↓ +6H2PO−
3 + 3H2 + 2H+ (4.12)
4.1.1.4 Procédé de dépôt
Durant le procédé de croissance du matériau auto-catalytique, les échantillons sont soumis
à une rotation pour homogénéiser la croissance.
(a) Retrait de
l’oxyde natif de Cu.
(b) Réaction de cé-
mentation.
(c) Croissance de
CoWP.(d) Fin du procédé.
Figure 4.2 : Schéma de principe en coupe de la croissance auto-catalytique de CoWP avec
activation Pd.
Dans le cas de l’activation palladium, les étapes du procédé sont les suivantes :
– Nettoyage de la surface des échantillons et retrait de l’oxyde natif de cuivre grâce à
une solution de rinçage (Figure 4.2.a) suivi d’un séchage sous flux d’azote.
– Vaporisation de la solution contenant le catalyseur à la surface de l’échantillon (Fi-
gure 4.2.b) puis rinçage pour retirer l’excès de catalyseur n’ayant pas réagi.
– Initiation de la croissance de l’alliage CoWP sur les îlots de catalyseur puis croissance
auto-catalytique (Figure 4.2.c). L’épaisseur de CoWP est contrôlée par le temps.
– L’arrêt de la réaction (Figure 4.2.d) s’effectue grâce à un rinçage suivi d’un séchage.
Dans le cas d’une solution auto-activée (CoWB, CoWPB), l’étape de dépôt de Pd est sup-
primée.
Pour résumer, les intérêts (qu’il s’agira de vérifier) liés aux alliages ternaires à base de
cobalt déposés de façon auto-catalytique seraient :
– leurs propriétés de barrière contre la diffusion du cuivre ;
– une croissance localisée et sélective sur les ligne de cuivre indépendante de la micro-
structure du cuivre et de sa cristallinité ;
– leur meilleure adhésion avec le cuivre qu’une barrière diélectrique et l’amélioration des
performances de fiabilité.
105
CHAPITRE 4. INTÉGRATION ET ÉVALUATION DU COWP/B
Avant d’intégrer ces matériaux dans les interconnexions, il est nécessaire de vérifier les
propriétés barrières et la sélectivité des solutions commerciales en cours de développement
par des fournisseurs. Dans notre étude, plusieurs alliages à base de Co et de W ont été
évalués, le CoWP avec activation Pd, le CoWB et le CoWPB sans activation Pd. De façon
générale, nous nommerons CoWP/B tous ces types d’alliage et ne spécifierons que lorsque
les différences de comportements (ou de propriétés) s’avéreront significatives.
4.1.2 Evaluation de matériaux CoWP/B
4.1.2.1 Choix de l’épaisseur de CoWP/B
L’utilisation de barrières auto-positionnées permet de supprimer la contribution de la bar-
rière diélectrique à la capacité de couplage parasite latérale. Par contre, comme le CoWP/B
est un matériau conducteur, sa présence augmente la hauteur des lignes, et par conséquent
la capacité de couplage latérale. Le choix de l’épaisseur de CoWP/B correspond alors à un
compromis. Le CoWP/B doit être fin pour ne pas trop augmenter la capacité de couplage
latérale mais suffisamment épais pour empêcher la diffusion du cuivre. La Figure 4.3 montre
qu’une épaisseur de 45 nm de CoWP/B suffit pour compenser le gain sur le couplage ca-
pacitif latéral provenant du retrait d’une barrière diélectrique SiCN (εSiCN
r= 5) de 40 nm
pour le nœud 65 nm. Nous allons donc évaluer les propriétés barrières du CoWP/B pour des
épaisseurs inférieures ou égales à 20 nm afin de préserver un gain significatif sur la capacité
de couplage.
0 10 20 30 40 50-101234567
Gai
n su
r la
capa
cité
de
coup
lage
(%)
Epaisseur de barrière CoWP/B (nm)
Référence SiCN
Figure 4.3 : Gain sur la capacité de couplage par rapport à une barrière diélectrique SiCN
(εSiCN
r= 5) en fonction de l’épaisseur e
CoWP/Bde matériau CoWP/B : simulation effectuée
pour un nœud technologique 65 nm avec un matériau ULK SiOC de permittivité relative 2, 5,
une hauteur de ligne de 290 nm et un pitch de 200 nm.
106
4.1. ÉVALUATION DES PROCÉDÉS COWP/B
4.1.2.2 Stabilité et propriétés barrières du CoWP/B
Propriétés du CoWP/B
Nous allons déterminer l’effet du type d’activation sur la stabilité et l’efficacité barrière de
deux matériaux CoWP de 20 nm d’épaisseur, avec activation Pd ou auto-activé. Les dépôts
sont soumis à un recuit à 400 C durant deux heures sous atmosphère inerte.
Les Figures 4.4 et 4.5 présentent l’évolution des profils de Co, W, P, Pd, B et de Cu
suivis par SIMS à travers ces dépôts et dans une partie du cuivre. Les résultats montrent
que la différence d’activation entre les deux procédés CoWP étudiés provient bien de la
nature du réducteur. Un signal non négligeable de bore indiquant l’utilisation de DMAB
comme réducteur est observé seulement pour la couche de CoWP auto-activé (Figure 4.4).
Par contre, une grande quantité de Pd dans le cuivre, qui peut induire une forte dégradation
de la résistivité du cuivre (Figure 2.3, Page 28), est observée pour l’échantillon activé Pd.
Enfin, les profils de Co et de Cu sont indépendants du type d’activation.
0 500 1000 1500 2000100
101
102
103
104
105
106
107
CoWP sans Pd
CuCoWP
BPd
Cu
Inte
nsité
(cou
ps)
Temps d'érosion (sec)
CoCoWP avec Pd
Figure 4.4 : Profils SIMS (Cs+) du Co, Cu, Pd et B. Comparaison entre le CoWP activé
avec du Pd et le CoWP auto-activé après recuit 400 C durant 2 heures (épaisseur de l’alliage
de 20 nm).
Après recuit, les intensités du Co dans le Cu et de Cu dans le CoWP augmentent (Fi-
gure 4.5), ce qui reflète un phénomène d’interdiffusion du Cu et du CoWP. De ce fait, il
est possible de conclure que, pour les épaisseurs minces (20 nm) caractérisées, les couches
de CoWP auto-activé ou activé Pd ne sont ni stables sous une contrainte thermique ni des
barrières contre la diffusion du cuivre. Or, comme la présence de W aux joints de grains est
censée bloquer la diffusion du Cu dans le CoWP [Koh03b], ce résultat peut indiquer que la
quantité de W est insuffisante. Par contre, augmenter la concentration de W dans la solu-
tion revient (i) à détériorer la résistance du CoWP/B contre l’oxydation sous atmosphère
ambiante [Ein05] et (ii) à augmenter la résistance de l’alliage [Ein05]. Le choix de la quantité
107
CHAPITRE 4. INTÉGRATION ET ÉVALUATION DU COWP/B
0 500 1000 1500 2000101
102
103
104
105
106
107
Cu
Recuit 400°C 2h
P
W
Co
Inte
nsité
(cou
ps)
Temps d'érosion (sec)
Cu
Non recuit
CoWP
Figure 4.5 : Profils SIMS (Cs+) du Co, Cu, W, P. Test d’efficacité barrière de 20 nm de
matériau CoWP sans Pd utilisant un empilement Cu/CoWP recuit à 400 C durant 2 heures
dans une atmosphère inerte.
de W correspond alors un compromis : suffisamment élevée pour que le matériau CoWP/B
soit efficace pour empêcher la diffusion du cuivre, mais également suffisamment faible pour
limiter les phénomènes d’oxydation et de dégradation de la résistance.
Le plasma oxygène (1800 sccm d’oxygène à 750 W et 350 C durant 20 secondes) pré-
cédant le dépôt du SiOC dense (εSiOC
r= 3, 1) appliqué directement sur le CoWP conduit
à la formation d’un CoOx
à l’interface avec le diélectrique (Figures 4.6.a et b). Ce résultat
montre clairement que le matériau CoWP étudié n’est pas résistant contre l’oxydation, ce
qui constitue un problème majeur pour son intégration dans les interconnexions. En effet,
de nombreux procédés présentent des atmosphères oxydantes (atmosphère ambiante entre
la chambre de dépôt du CoWP et celle de l’étape suivante, présence d’un plasma contenant
de l’oxygène dans la chimie de dépôt du matériau à faible permitivité, chimie de nettoyage
après gravure...).
Pour résumer, l’intégration des matériaux CoWP/B étudiés en tant que barrière auto-
positionnée seule est compromise car la chimie et/ou l’épaisseur utilisées ne permettent pas
de former un matériau efficace contre la diffusion du cuivre ni résistant contre l’oxydation.
Pour intégrer ces matériaux, il est donc nécessaire :
– soit d’optimiser les procédés pour obtenir les propriétés barrières désirées ;
– soit de protéger la surface du CoWP/B, c’est-à-dire :
– en déposant au dessus de l’alliage une barrière diélectrique ou
– en appliquant un traitement de surface.
108
4.1. ÉVALUATION DES PROCÉDÉS COWP/B
3000 4000 5000100
101
102
103
104
105
106
107
SiOC SiCNIn
tens
ité (c
oups
)
Temps d'érosion (sec)
Si O
Cu
(a) Profils SIMS (Cs+) du silicium et de l’oxygène
pour la référence 40 nm de SiCN. Empilement :
Cu/SiCN/SiOC
3000 4000 5000100
101
102
103
104
105
106
107
CuCoOx
Inte
nsité
(cou
ps)
Temps d'érosion (sec)
Si Co O
SiOC
(b) Profils SIMS (Cs+) du silicium, du cobalt et de
l’oxygène pour une épaisseur de 20 nm de CoWP.
Empilement : Cu/CoWP/SiOC
Figure 4.6 : Influence du plasma oxygène avant dépôt SiOC (1800 sccm d’oxygène à 750 W
et 350 C durant 20 secondes) sur le matériau CoWP déterminée par SIMS.
Protection du CoWP/B
La première solution pour préserver l’intégrité du CoWP/B durant son intégration consiste
à déposer une barrière diélectrique sur le CoWP/B. Bien que ce mode d’intégration, appelé
hybride (CoWP/B + barrière diélectrique), ne permette pas d’améliorer les performances de
propagation du signal (à moins d’utiliser des barrières diélectriques avancées de faible per-
mittivité ou des barrières plus fines), l’adhésion entre le cuivre et la barrière diélectrique est
améliorée [Hu04a] sans modifier le schéma d’intégration. Dans notre cas, lorsqu’une épais-
seur de 20 nm de SiCN (εSiCN
r= 5) est déposée sur l’alliage avant l’application du plasma
oxygène du dépôt SiOC, le signal d’oxygène suivi par SIMS présente deux légers pics aux
interfaces supérieure et inférieure du SiCN (Figure 4.7) identiques à ceux observés pour la
référence SiCN (Figure 4.6.a). Ce résultat signifie qu’une épaisseur de 20 nm de SiCN est
suffisante pour protéger le CoWP/B sous-jacent de l’oxydation.
La seconde solution correspond à un traitement de la surface du matériau CoWP/B pour
la modifier et la rendre ainsi résistante contre l’oxydation et empêcher la diffusion du cuivre.
Si ce traitement est sélectif sur CoWP/B alors il est possible d’introduire cette approche dans
les interconnexions pour améliorer la fiabilité et pour remplacer la barrière diélectrique9. Les
procédés CuSiN étudiés dans les précédents chapitres seraient donc des candidats idéals
pour ce type de traitement. En effet, nous avons montré que les traitements de siliciuration
par CVD de SiH4 et de nitruration par PECVD de NH3 étaient sélectifs et formaient des
barrières efficaces et localisées sur les lignes de cuivre. Il s’agit donc de déterminer l’effet de la
9Supprimer la barrière diélectrique permet de réduire la permittivité effective des interconnexions, de
former des cavités entre les lignes -air gaps- (Figure 3.13) ou de réduire le nombre de couches diélectriques
traversées par la lumière dans les applications capteurs d’images CMOS (Figure 3.12).
109
CHAPITRE 4. INTÉGRATION ET ÉVALUATION DU COWP/B
1500 2000 2500100
101
102
103
104
105
106
107
CuCoWPSiCN
Inte
nsité
(cou
ps)
Temps d'érosion (sec)
Si Co O
SiOC
Figure 4.7 : Profils SIMS (Cs+) de Si, d’O et de Co pour un CoWP/B de 20 nm protégé
par 20 nm de SiCN. Empilement : Cu/CoWP/SiCN/SiOC avec un plasma oxygène sur le
SiCN avant le dépôt SiOC (1800 sccm d’oxygène à 750 W et 350 C durant 20 secondes).
siliciuration et de la nitruration sur un matériau CoWP/B. Pour cela, la surface d’une couche
de cobalt déposée par PVD a été soumise à un plasma réducteur10 destiné à retirer l’oxyde
de Co et aux traitements de siliciuration11 puis de nitruration12. Les profils AES et SIMS
montrent que la surface du cobalt est alors siliciurée [Nod04], nitrurée et recouverte d’une
fine couche de SiN (Figures 4.8.a et b) auto-positionnée efficace pour empêcher la diffusion
du cuivre (Chapitre 2). La siliciuration et la nitruration du Co modifient donc efficacement
la surface du Co, la transformant en une bi-couche CoSiN/SiN.
De plus, lorsqu’un plasma oxygène13 est appliqué à la surface du CoSiN/SiN, le profil
SIMS de l’oxygène à l’interface Co/SiOC reste inchangé et exempt de pic (Figure 4.8.b).
Le traitement de surface utilisé remplit donc bien les critères de barrières auto-positionnées
contre la diffusion du cuivre et de protection de la surface du Co contre l’oxydation. Néan-
moins, comme pour toute barrière auto-positionnée, l’architecture d’intégration doit tenir
compte de l’absence de couche de contrôle de l’arrêt de la gravure, rôle joué normalement
par les barrières diélectriques standards déposées par PECVD.
Afin d’évaluer la compatibilité du CoWP/B avec les procédés et les schémas d’intégration
classiques et pour pouvoir proposer des alternatives architecturales pour son intégration, il
est plus judicieux, mais également plus simple, d’utiliser dans un premier temps l’approche
hybride.
10Plasma d’une puissance de 325 W contenant 145 sccm de NH3 durant 60 secondes.11CVD de 40 sccm de SiH4 dilués dans 4000 sccm de N2 durant 60 secondes.12Plasma d’une puissance de 500 W contenant 145 sccm de NH3 durant 120 secondes.13Plasma oxygène correspondant à l’étape précédent le dépôt de SiOC dense (εSiOC
r= 3, 1).
110
4.1. ÉVALUATION DES PROCÉDÉS COWP/B
0 50 100
0
20
40
60
80
100C
ompo
sitio
n re
lativ
e (%
)
Temps d'érosion (sec)
O : sans traitement Co : sans traitement N : pCuSiN O : pCuSiN Co : pCuSiN Si : pCuSiN
(a) Profils AES (couplé à une technique d’abrasion) de cobalt, d’oxygène, de silicium et
d’azote pour un échantillon Co sans traitement et pour un échantillon Co traité par un
procédé CuSiN.
500 1000 1500 2000 2500 3000100
101
102
103
104
105
106
Inte
nsité
(cou
ps)
Temps d'érosion (sec)
N : Co + O2
O : Co + O2
Co : Co + O2
N : Co + pCuSiN O : Co + pCuSiN Co : Co + pCuSiN
N : Co + pCuSiN+O2
O : Co + pCuSiN+O2
Co : Co + pCuSiN+O2
SiOC Co
(b) Profils SIMS (Cs+) d’azote, d’oxygène et de cobalt pour un empilement Co/SiOC
dont la surface du Co est traitée soit par un plasma O2 (Co + O2), soit un procédé
CuSiN (Co + pCuSiN) soit par un procédé CuSiN suivi un plasma O2 (Co + pCuSiN
+ O2).
Figure 4.8 : Formation d’un nitrure de silicium à la surface du cobalt par un procédé CuSiN
et détermination des propriétés de barrière contre l’oxydation.
111
CHAPITRE 4. INTÉGRATION ET ÉVALUATION DU COWP/B
4.1.2.3 Caractérisation du CoWP/B après dépôt
Morphologie
Des observations MEB en vue de dessus de la surface d’échantillons polis sur lesquels
une épaisseur de 5 nm de CoWPB auto-activé a été déposée14 révèlent la microstructure
du cuivre sous-jacent (Figure 4.9.a). L’épaisseur de CoWPB dépend donc de la structure
cristalline du cuivre sur lequel il croît. Par contre, les cartographies AES du Co, P et de Cu
de la zone observée par MEB ne reflètent pas la microstructure du cuivre (Figures 4.9.b, c
(a) Observation MEB en vue de dessus. (b) Cartographie AES du Co.
(c) Cartographie AES du P. (d) Cartographie AES du Cu.
Figure 4.9 : Cliché MEB et cartographies AES associées d’un échantillon de 5 nm de
CoWPB auto-activé après dépôt.
14Des observations sur des échantillons de 20 nm de CoWPB présentent la même dépendance de hauteur
de CoWPB en fonction des grains de cuivre.
112
4.1. ÉVALUATION DES PROCÉDÉS COWP/B
et d). La composition du CoWPB est homogène et indépendante de la structure cristalline
du Cu.
Après un recuit à 400 C durant 2 heures sous une atmosphère inerte, des éléments très
clairs apparaissent à la surface des échantillons de 5 (Figure 4.10.a) et 20 nm de CoWPB.
Les cartographies AES associées montrent que ces défauts sont exempts de Co et de P
(Figures 4.10.b et c) et présentent une forte teneur en cuivre (Figure 4.10.d). Il est toutefois
difficile de statuer sur la nature de ces défauts : (i) protrusion de cuivre formée durant
le recuit (appelée hillock) traversant la couche de CoWPB ou (ii) déplétion de CoWPB
formant un trou. L’intégration du CoWPB auto-activé dans un empilement hybride devrait
empêcher la formation de ces défauts. La cartographie AES du phosphore révèle également
(a) Observation MEB en vue de dessus. (b) Cartographie AES du Co.
(c) Cartographie AES du P. (d) Cartographie AES du Cu.
Figure 4.10 : Cliché MEB et cartographies AES associées d’un échantillon de 5 nm
de CoWPB auto-activé après recuit de 400 ˚C durant 2 heures dans une atmosphère
inerte.
113
CHAPITRE 4. INTÉGRATION ET ÉVALUATION DU COWP/B
la microstructure du cuivre sous-jacent, mais celle-ci n’est visible que pour une épaisseur
de 5 nm de matériau (Figure 4.10.c). Ce phénomène met en évidence la formation d’une
phase cristalline, pouvant correspondre à du Co2P dans un système orthorhombique formé
dès 400 C [Koh03a], qui utilise la structure du cuivre sous-jacent comme modèle.
Les observations MEB de lignes en coupe montrent que la croissance 3D du CoWP/B
[Pau94] se traduit par un dépôt homogène et conforme, le CoWP/B épousant tout défaut à
la surface du cuivre (Figure 4.11). La rugosité du CoWP (σCoWP
) mesurée par microscopie à
force atomique (AFM - Atomic Force Microscopy) est de l’ordre de 1, 7 nm (σSiO2
= 0, 7 nm),
(a) Coupe longitudinale. (b) Coupe transversale.
Figure 4.11 : Images MEB d’un réseau de lignes de 120 nm de large espacées de 120 nm
recouvertes par 20 nm de CoWP (procédé avec activation Pd).
(a) Vue 3D de dessus. (b) Vue 3D inclinée.
Figure 4.12 : Cartographie AFM d’un échantillon de 500 µm×500µm représentant un ré-
seau de lignes de 120 nm de large espacées de 120 nm recouvertes par 20 nm de CoWP
(procédé avec activation Pd) : 0 nm correspond à la surface du masque dur diélectrique SiO2.
114
4.1. ÉVALUATION DES PROCÉDÉS COWP/B
ce qui est négligeable pour une épaisseur moyenne de CoWP déposée de 22 nm (Figure 4.12).
Par contre, la cartographie AFM, qui montre la présence de particules sur la surface du SiO2,
indique que l’initiation de la croissance du CoWP avec activation Pd peut également avoir
lieu sur le diélectrique. Cette dernière observation remet en question la sélectivité du procédé,
ou tout du moins pose la problématique de l’état de surface du diélectrique (composants
résiduels métalliques. . .) après l’étape de polissage mécano-chimique.
Sélectivité
Le procédé de croissance auto-catalytique (avec ou sans activation) en phase liquide est
par définition sélectif uniquement sur le cuivre. Nous allons toutefois vérifier si la croissance
du CoWP avec activation Pd ne s’initie pas sur des matériaux diélectriques :
– à travers des analyses par fluorescence des rayons X (XRF - X-Ray Fluorescence)
d’échantillons sans motifs de SiOx
et de SiOCH poreux après procédé CoWP et
– grâce à des observations MEB en vue de dessus de réseaux de lignes après dépôt.
Les analyses par fluorescence des rayons X (XRF) ne montrent aucune contamination en Co,
W ou P (seuil de détection de 2.1014 at.cm2), ce qui confirme que l’initiation du CoWP ne
s’effectue pas sur les diélectriques étudiés.
Par contre, sur les échantillons avec motifs, en faisant varier la chimie et le feutre de
polissage de l’étape de CMP, on observe des densités variables de particules de CoWP sur
le SiO2 (Figure 4.13). La perte de sélectivité peut s’interpréter ainsi : avant d’atteindre le
masque dur SiO2, l’étape de CMP abrase le Cu, le Ta, le TaN et le masque dur TiN pouvant
laisser des résidus métalliques à la surface du SiO2. Ces particules peuvent ensuite réduire
le Pd puis initier le dépôt du CoWP/B sur le diélectrique si le premier rinçage du dépôt
n’est pas suffisant pour les retirer. Ces résultats montrent ainsi l’influence de l’étape de CMP
sur la qualité de la surface du SiO2 (quantités de résidus) et donc sur la sélectivité de la
Différentes représentations graphiques du courant de fuite I mesuré dans un peigne de140 nm de large relié à la masse en fonction de la tension appliquée V aux deux extrémitésd’un serpentin de 70 mm de long et de 140 nm de large espacé de 140 nm du peigne pour la
détermination des modes de conduction :CuSiN/TMS sans plasma O2.
0 10 20 30
2,0x10-11
4,0x10-11
6,0x10-11
8,0x10-11
1,0x10-10
Inte
nsité
(A)
Tension (V)
Données expérimentales
(a) Conduction par sauts.
2 3 4 5 6 7
-32
-30
-28
-26
-24
-22
Ln(I/
V)
Tension(V)0,5 (V0,5)
Données expérimentales
Champ fort
r=4,1
(b) Effet Pool Frenkel.
2 3 4 5 6 7-32
-30
-28
-26
-24
-22
-20
-18
r=3,7
r=0,9
Champ fort
Ln (I
)
(Tension E)0,5 (V0,5)
Données expérimentales
Champ faible
(c) Conduction Schottky.
0,02 0,03 0,04-30
-25
Ln(I/
V²)
(Tension V)-1 V-1
Données expérimentales
(d) Conduction Fowler-Nordheim.
173
Annexes
Différentes représentations graphiques du courant de fuite I mesuré dans un peigne de140 nm de large relié à la masse en fonction de la tension appliquée V aux deux extrémitésd’un serpentin de 70 mm de long et de 140 nm de large espacé de 140 nm du peigne pour la
détermination des modes de conduction :CuSiN/SiH4 sans plasma O2.
0 10 20 30 40 50
2,0x10-9
4,0x10-9
6,0x10-9
8,0x10-9
1,0x10-8
Inte
nsité
(A)
Tension (V)
Données expérimentales
(a) Conduction par sauts.
2 3 4 5 6 7
-30
-25
-20
r=59
r=4,4Champ faibleLn
(I/V
)
(Tension V)0,5 (V0,5)
Données expérimentales
Champ fort
(b) Effet Pool Frenkel.
2 3 4 5 6 7
-30
-25
-20
r=4,1
r=1,1
Ln(I)
(Tension V)0,5 (V0,5)
Données expérimentales
Champ fort
Champ faible
(c) Conduction Schottky.
0,02 0,03 0,04 0,05
-30
-25
-20
Ln(I/
V²)
(Tension V)-1 V-1
Données expérimentales
(d) Conduction Fowler-Nordheim.
174
Annexes
Différentes représentations graphiques du courant de fuite I mesuré dans un peigne de140 nm de large relié à la masse en fonction de la tension appliquée V aux deux extrémitésd’un serpentin de 70 mm de long et de 140 nm de large espacé de 140 nm du peigne pour la
détermination des modes de conduction :CuSiN/TMS avec plasma O2.
0 10 20
2,0x10-10
4,0x10-10
6,0x10-10
8,0x10-10
1,0x10-9
Inte
nsité
(A)
Tension (V)
Données expérimentales
(a) Conduction par sauts.
2 3 4 5
-26
-24
-22
-20
r=19
r=3,7Champ faible
Ln(I/
V)
(Tension V)0,5 (V0,5)
Données expérimentales
Champ fort
(b) Effet Pool Frenkel.
2 3 4 5-25
-20
r=3,2
r=0,6
Ln(I)
(Tension V)0,5 (V0,5)
Données expérimentales
Champ faible
Champ fort
(c) Conduction Schottky.
0,03 0,04 0,05 0,06 0,07 0,08-26
-24
-22
Ln(I/
V²)
(Tension V)-1 V-1
Données expérimentales
(d) Conduction Fowler-Nordheim.
175
Annexes
Différentes représentations graphiques du courant de fuite I mesuré dans un peigne de140 nm de large relié à la masse en fonction de la tension appliquée V aux deux extrémitésd’un serpentin de 70 mm de long et de 140 nm de large espacé de 140 nm du peigne pour la
détermination des modes de conduction :CuSiN/SiH4 avec plasma O2.
0 5 10 15 20
2,0x10-9
4,0x10-9
6,0x10-9
8,0x10-9
1,0x10-8
Inte
nsité
(A)
Tension (V)
Données expérimentales
(a) Conduction par sauts.
2 3 4
-24
-22
-20
r=30
Champ faibleLn
(I/V
)
(Tension V)0,5 (V0,5)
Données expérimentales
Champ fortr=4,3
(b) Effet Pool Frenkel.
2 3 4-25
-20
r=3,5
r=0,6
Ln(I)
(Tension V)0,5 (V0,5)
Données expérimentales
Champ faible
Champ fort
(c) Conduction Schottky.
0,04 0,06 0,08
-24
-22
Ln(I/
V²)
(Tension V)-1 V-1
Données expérimentales
(d) Conduction Fowler-Nordheim.
176
Résumé
Les barrières diélectriques contribuent à la dégradation des performances de propagation du signal et defiabilité qui s’accentue avec la réduction des dimensions des interconnexions. Afin de supprimer la contribu-tion de la barrière diélectrique au couplage capacitif parasite latéral et d’améliorer l’adhésion à l’interfacesupérieure du cuivre, qui limite actuellement la durée de vie des interconnexions, il est possible de remplacerces barrières diélectriques par des barrières auto-positionnées. Par contre, si seul un gain sur la fiabilitéest recherché, alors, des procédés auto-positionnés avant le dépôt d’une barrière diélectrique (empilementhybride) peuvent être introduits pour améliorer l’adhésion entre le cuivre et celle-ci. Dans cette étude, nousévaluons deux procédés auto-positionnés sur cuivre. Le procédé CuSiN consiste à incorporer sélectivementdu silicium (siliciuration) et de l’azote (nitruration) dans le cuivre pour former du CuSiN. Nous avons mis enévidence les paramètres critiques clefs pour la maîtrise d’un tel procédé. Le procédé CoWP/B est fondé sur lacroissance auto-catalytique en phase liquide d’un alliage CoWP/B sur du cuivre. L’évaluation des propriétésbarrières des matériaux auto-positionnés montre que contrairement au procédé CuSiN, le CoWP/B, avec lesépaisseurs et les chimies étudiées, n’est ni une barrière contre la diffusion du cuivre, ni résistant contre l’oxy-dation. De ce fait, seul le CuSiN peut être intégré en tant que barrière auto-positionnée. Les procédés CuSiNintégrés dans un empilement hybride ou en tant que barrières auto-positionnées sont sélectifs et compatiblesavec les matériaux et les procédés d’intégration utilisés. En ce qui concerne l’intégration du CoWP/B dansun empilement hybride, deux étapes sont critiques, la gravure et le nettoyage post-gravure dont les chimiesinteragissent avec le CoWP/B. Nous avons réussi à intégrer et à préserver l’intégrité du CoWP/B sans dé-grader les performances électriques des interconnexions. En terme de fiabilité, pour une génération 65 nm,les procédés CuSiN améliorent la durée de vie des interconnexions d’un facteur 10, alors qu’un CoWP/Bde 5 nm l’améliore d’au moins un facteur 70. L’introduction du CuSiN dès le nœud 45 nm permettrait desatisfaire rapidement le critère de fiabilité alors que le CoWP/B, qui permet de résister à de plus fortesdensités de courant, permettrait de satisfaire les critères de fiabilité des générations technologiques les plusavancées.
Mots Clés : Interconnexions des circuits intégrés, barrières diélectriques, barrières auto-positionnées, siliciu-ration, CuSiN, auto-catalytique, CoWP/B, électromigration, fiabilité, architecture, intégration, damascène
Abstract
The contribution of standard dielectric barriers to signal propagation and reliability performance degra-dation speeds up as interconnects dimensions scale down. Self-aligned barriers, in replacement of standarddielectric barriers avoid the contribution of dielectric barriers to the lateral coupling capacitance and enhanceadhesion between copper and its capping material, which interface is known to limit interconnect lifetime.However, if only reliability performances are requested, self-aligned processes can be introduced before die-lectric barrier deposition (hybrid stack) to enhance adhesion between copper and the dielectric barrier. Inthis study, two self-aligned processes are investigated. The CuSiN process consists in incorporating siliconand nitrogen atoms into copper surface. CuSiN process critical parameters have been determined thus en-abling the control of such process. The CoWP/B process is based on the electroless growth of a CoWP/Balloy localized above copper. Barrier property evaluation evidenced that contrary to CuSiN, CoWP/B pro-cess is not efficient to form a barrier against copper diffusion and against oxydation. Therefore, only CuSiNprocesses are suitable for self-aligned barrier formation. CuSiN processes, either in a hybrid stack or as aself-aligned barrier, are fully compatible with integration processes and materials used in this study. In thecase of CoWP/B, two integration steps are critical, etch and post-etch cleaning steps which chemistries reactwith CoWP/B material. We succeed in integrating and in preserving CoWP/B integrity without degradingelectrical performances. In terms of reliability tested within a 65 nm technology node, CuSiN processes im-prove interconnect lifetime up to a factor of 10 whereas the gain using CoWP/B is higher than 70 ×. CuSiNprocess introduction within the 45 nm node would help to reach rapidly its reliability criterion. Interconnectswith CoWP/B cap which exhibit better resistance against very high current densities, are suitable for themost advanced technology nodes to fulfil their reliability criteria.