1 MIC78 – Conversores de Sinais Analógicos e Digitais CMOS: Conversores Digital-Analógicos Prof. Dr. Hamilton Klimach [email protected]Prof. Dr. Eric Fabris [email protected]H. Klimach Conversores AD e DA 2 Sumário Introdução Formas de representação física Modos de representação Divisão de Tensão Divisão de Corrente Direcionamento de Corrente Divisão por Carga Divisão de Tempo
50
Embed
MIC78 Conversores de Sinais Analógicos e Digitais CMOS ... · Divisão de Corrente – MOSFET INL para 1σ: Desvio-padrão do erro medido das 20 amostras de DAC0 (esq.) e DAC1 (dir.),
This document is posted to help you gain knowledge. Please leave a comment to let me know what you think about it! Share it to your friends and learn new things together.
Transcript
1
MIC78 – Conversores de Sinais Analógicos e Digitais CMOS:
Erro aleatório: simulação de 10 redes com 256 segmentos
H. Klimach Conversores AD e DA 24
13
Divisão de Tensão – Resistores
Implementação de resistores casados
H. Klimach Conversores AD e DA 25
cont
eff
SQ RL
WR 2
L
A
W
A
WL
A
R
RLRWRR
Divisão de Tensão – Resistores
Em uma rede resistiva de ‘M’ segmentos:
Cada segmento apresenta uma incerteza σR/R
O maior INL em cada segmento ‘m’ ocorre
quando todos os resistores acima deste ponto têm
o máximo desvio num sentido, enquanto todos os
abaixo o têm no outro.
O maior DNL ocorre quando todos os segmentos
têm o máximo desvio num sentido, exceto um,
que apresenta o máximo desvio no outro.
H. Klimach Conversores AD e DA 26
14
Divisão de Tensão – Resistores
Análise de variância máxima no segmento
‘m’ em uma rede de ‘M’ segmentos
H. Klimach Conversores AD e DA 27
Divisão de Tensão – Resistores
O desvio máximo ocorre no centro da rede
(m=M/2) e o mínimo ocorre nos extremos (m=0 e
m=M)
Assim, é possível estimar o INL máximo da
rede por:
H. Klimach Conversores AD e DA 28
15
Divisão de Tensão – Resistores
Layout de resistores de difusão, para reduzir
a resistência dos contatos.
H. Klimach Conversores AD e DA 29
Divisão de Tensão – Resistores
Linearização de resistor de difusão, através
da polarização do poço
H. Klimach Conversores AD e DA 30
16
Divisão de Tensão – Exemplo
DAC resistivo de 10
bit para vídeo a 100
MS/s
Coarse: 16 resistores
de 250Ω de grande
área (INL)
Fine: 64 resistores de
75Ω, presos aos taps
da rede ‘coarse’
H. Klimach Conversores AD e DA 31
Divisão de Tensão – Exemplo
Diagrama em blocos
H. Klimach Conversores AD e DA 32
17
Divisão de Tensão – Exemplo
Foto: 3 DACs para R-G-B
H. Klimach Conversores AD e DA 33
Divisão de Tensão – Exemplo
Especificações medidas
H. Klimach Conversores AD e DA 34
18
H. Klimach Conversores AD e DA 35
Sumário
Introdução
Formas de representação física
Modos de representação
Divisão de Tensão
Divisão de Corrente
Direcionamento de Corrente
Divisão por Carga
Divisão de Tempo
Divisão de Corrente – Conceito
O divisor de corrente binário e a rede R-2R
H. Klimach Conversores AD e DA 36
19
Divisão de Corrente – Resistivo
Implementação da rede R-2R
H. Klimach Conversores AD e DA 37
Divisão de Corrente – Resistivo
INL R-2R devido a descasamento, quando
são usados resistores com mesma incerteza
H. Klimach Conversores AD e DA 38
20
Divisão de Corrente – MOSFET
Usa MOSFETs em triodo: adequada para
baixa tensão de alimentação; menor area
H. Klimach Conversores AD e DA 39
H. Klimach Conversores AD e DA 40
Divisão de Corrente – MOSFET
Rede M-2M:
Equivalência entre
associações de transistores
Associação M-2M
A divisão de corrente ocorre mesmo
sendo os MOSFETS não-lineares
21
H. Klimach Conversores AD e DA 41
Divisão de Corrente – MOSFET
Rede M-2M:
Diagrama do conversor D/A de 8 bits M-2M. O valor digital, a ser
convertido em analógico, é programado no registrador de deslocamento.
Q0 Q6
Do D Q
ck
Q1
D Q
ck
Q7
D Q
ck
Di
Ck
D Q
ck
M72
M71 M74
M73 Q7
-Q7
-Q7
Q7
M62
M61 M64
M63 Q6
-Q6
-Q6
Q6
M02
M01 M04
M03 Q0
-Q0
-Q0
Q0
MB2
MB1
I0 V0 IG VG
M00
VR IR IB VB
GB
H. Klimach Conversores AD e DA 42
Divisão de Corrente – MOSFET
Rede M-2M: TSMC 0.35
DAC0: 380 x 220 µm DAC1: 290 x 150 µm
Microfotografia dos conversores fabricados: DAC0 (esq.) e DAC1 (dir.).
• rede M-2M, cercada pelo anel de guarda e dummies
•8 registradores, chaves de acionamento e capacitores de
desacoplamento
22
H. Klimach Conversores AD e DA 43
Divisão de Corrente – MOSFET
INL para 1σ:
Desvio-padrão do erro medido das 20 amostras de DAC0 (esq.) e
DAC1 (dir.), normalizado para 1 LSB. As medidas foram
realizadas sob os níveis de inversão 20 e 2000.
H. Klimach Conversores AD e DA 44
Divisão de Corrente – MOSFET
Amostras de DAC0 (esq.) e DAC1 (dir.) que apresentaram os erros
mínimo e máximo medidos em 20 peças, sob dois níveis de inversão
extremos, 20 (cima) e 2000 (baixo).
if=20
if=2000
DAC0 DAC1
23
H. Klimach Conversores AD e DA 45
Sumário
Introdução
Formas de representação física
Modos de representação
Divisão de Tensão
Divisão de Corrente
Direcionamento de Corrente
Divisão por Carga
Divisão de Tempo
Current Steering – Conceito
Direcionamento de fontes de corrente
H. Klimach Conversores AD e DA 46
Unário: sempre
monotônico
Binário: pode ser
não-monotônico
24
Current Steering – Composição
Duas redes binárias iguais compondo MSB e
LSB de um conversor
H. Klimach Conversores AD e DA 47
Current Steering – Composição
Composição: rede unária MSB e binária LSB
No exemplo, 8 fontes unárias formam um DAC de
3 bits, que composto com os 4 bits da rede binária,
resulta 7 bits
H. Klimach Conversores AD e DA 48
25
Current Steering – Composição
DAC 10 bits: MSB: 6 unários + LSB: 4 binários
H. Klimach Conversores AD e DA 49
Current Steering – Layout
Distribuição das células unárias, para redução de
descasamento global (centróide-comum)
H. Klimach Conversores AD e DA 50
26
H. Klimach Conversores AD e DA 51
Current Steering – Layout
Divisão de cada fonte de corrente unitária (a)
em 4 fontes (b) ou 16 fontes (c) intercaladas, de
forma a melhorar o casamento entre elas
64 fontes 256 fontes 1024 fontes
H. Klimach Conversores AD e DA 52
Current Steering – Célula
Célula unária DAC básica: pode ter saída
unipolar (abaixo) ou bipolar
27
H. Klimach Conversores AD e DA 53
Current Steering – Arquitetura
- 14 bit current
steering DAC:
8 MSB unary +
6 LSB binary
H. Klimach Conversores AD e DA 54
Current Steering – Foto
14 bit current steering DAC: 8 unary + 6 binary
28
Current Steering – Foto
16 bit current-
steering DAC,
180nm CMOS
process
(J. Briaire)
H. Klimach Conversores AD e DA 55
Current Steering – Controle
Sinais de controle fora de fase: transistores Mk1 e
Mk2 cortados: M4 e M2 entram em triodo!!!
H. Klimach Conversores AD e DA 56
29
Current Steering – Controle
Sinais de controle fora de fase: ambos
transistores (Mk1 e Mk2) cortados
H. Klimach Conversores AD e DA 57
Current Steering – Controle
Implementação do controle: os caminhos que
‘cortam’ são mais atrasados que os que
‘ligam’ as chaves: overlap é desejado!
H. Klimach Conversores AD e DA 58
30
H. Klimach Conversores AD e DA 59
Current Steering – Mismatch
O modelo de Pelgrom apresenta os efeitos das variabilidades LOCAIS e GLOBAIS do processo, sobre os transistores MOS, através de parâmetros relacionados à tensão de limiar (VT) e ao fator de ganho (β=μCox):
Obs: em inversão forte, uma aproximação para ID é
Saturação:
Triodo:
DSDS
TGSD
DSTGSD
VV
VVL
WI
VVVL
WI
2
12
2
H. Klimach Conversores AD e DA 60
Current Steering – Mismatch
AVT e Aβ relacionam os efeitos locais à área ativa dos transistores (WL)
SVT e Sβ relaciona os efeitos globais à distância média entre os transistores (D)
222
2 DSWL
AVT
VTVT
22
2
2 DSWL
A
Compensados com
um bom layout
31
H. Klimach Conversores AD e DA 61
Current Steering – Mismatch
H. Klimach Conversores AD e DA 62
Current Steering – Mismatch
A incerteza na corrente ID pode então ser estimada por:
SI:
SI e WI:
2
2
2
2
2
2 4
TGS
T
D
D
VV
V
I
I
2
22
2
2
2
T
D
m
D
D VI
g
I
I
2
22
22 1
Dm
TGSIg
VV
32
H. Klimach Conversores AD e DA 63
Current Steering – Mismatch
Relação entre gm/ID e o nível de inversão
H. Klimach Conversores AD e DA 64
Current Steering – Mismatch
Exemplo:
33
H. Klimach Conversores AD e DA 65
Current Steering – Mismatch
Exemplo:
H. Klimach Conversores AD e DA 66
Current Steering – Monte Carlo
Em uma simulação Monte Carlo, em cada transistor são
acrescidas as fontes abaixo, cujos valores são determinados
aleatoriamente, conforme os fatores de descasamento do
processo (AVT e Aβ), a geometria do transistor (WL) e sua
polarização (ID).
ii
DIVV
V
V
IdsMMchV
I
WL
A
WL
A
DTGS
T
T
34
H. Klimach Conversores AD e DA 67
Current Steering – Monte Carlo
O ponto de operação de todos os transistores é calculado (valor médio), e os resultados são armazenados.
O valor das fontes de descasamento de cada transistor é definido, pontos de operação recalculados e resultados armazenados.
O processo anterior é repetido muitas vezes, de forma a se ter uma boa certeza estatística.
Os resultados armazenados formam um histograma e se calcula a média e desvio-padrão de cada variável.
H. Klimach Conversores AD e DA 68
Current Steering – Monte Carlo
Simulação Monte Carlo da tensão de off-set de um
amplificador operacional Miller CMOS. O histograma
apresenta a distribuição desta tensão sobre 1000 amostras, em
intervalos de 0,5 mV. O desvio-padrão calculado é 2,1 mV. A
curva tracejada é a sua aproximação Gaussiana.
35
H. Klimach Conversores AD e DA 69
Current Steering – Linearidade
Limites da técnica:
H. Klimach Conversores AD e DA 70
Current Steering – Linearidade
Perdas médias na fabricação: DAC 12 bits
36
H. Klimach Conversores AD e DA 71
Current Steering – Linearidade
DAC 12 bits: área do transistor LSB para garantir matching local de 3σ, conforme topologia escolhida (processo hipotético)
Current Steering – Calibração
Princípio: uma fonte de referência é colocada em série com um elemento
do DAC
A variável que controla o valor deste elemento é memorizada para o
valor de referência e usada posteriormente, quando o elemento for
acionado
H. Klimach Conversores AD e DA 72
37
Current Steering – Calibração
Calibração global de um DAC através de um CalDAC: a
resolução do CalDAC determina o número de pontos de
calibração
H. Klimach Conversores AD e DA 73
Current Steering – Calibração
Calibração dinâmica (cíclica) de corrente:
O array de N fontes é implementado com N+1
A cada ciclo, uma das fontes é calibrada
A calibração é memorizada em CGS
H. Klimach Conversores AD e DA 74
38
Current Steering – Calibração
Problemas na calibração dinâmica:
Injeção de carga ao final da calibração
Descarga do valor armazenado
H. Klimach Conversores AD e DA 75
Current Steering – Calibração
Implementação prática
H. Klimach Conversores AD e DA 76
39
Current Steering – DEM
Dynamic Element Matching (DEM):
Current Averaging
O divisor de corrente apresenta descasamento: correntes I1 e I2 não
são iguais, apresentando um erro ΔI: I1 = I+ΔI; I2 = I-ΔI
O chaveamento intercalado das correntes faz com que as correntes
resultantes I3 e I4 tenham valor médio ‘I’.
H. Klimach Conversores AD e DA 77
Current Steering – DEM
Data-Weighted Averaging (DWA): o acionamento das
células obedece uma ordem cíclica, sempre iniciando pela
próxima para um novo dado; modula o erro sistemático em
uma frequência que pode ser filtrada depois
H. Klimach Conversores AD e DA 78
2/8 FS
3/8 FS 4/8 FS
40
Current Steering – DEM
Data-Weighted Averaging (DWA): o acionamento das
células obedece uma ordem cíclica, sempre iniciando pela
próxima para um novo dado; modula o erro sistemático em
uma frequência que pode ser filtrada depois
H. Klimach Conversores AD e DA 79
Current Steering – DEM
As técnicas de dynamic element matching podem ser
utilizadas em qualquer tipo de célula de conversão (resistiva,
MOSFETs ou capacitores)
Conceitualmente, o erro entre células, que causaria INL em
um conversor, é movido sobre a faixa 0-FS a cada nova
conversão
Este processo representa uma modulação do erro em
frequência, quando a movimentação é cíclica
Caso seja usada uma movimentação (pseudo) aleatória, o
erro é transformado em ruído, e sua potência é distribuída
no espectro
Nos dois casos, o erro pode ser eliminado por filtro
H. Klimach Conversores AD e DA 80
41
Current Steering – DEM
Aumento da faixa dinâmica por uso de DEM
H. Klimach Conversores AD e DA 81
Descasamento
entre as fontes de
corrente
Current Steering – Velocidade
Aumento de taxa de amostragem por DAC interleaving
H. Klimach Conversores AD e DA 82
42
H. Klimach Conversores AD e DA 83
Sumário
Introdução
Formas de representação física
Modos de representação
Divisão de Tensão
Divisão de Corrente
Direcionamento de Corrente
Divisão por Carga
Divisão de Tempo
Divisão por Carga – Princípio
H. Klimach Conversores AD e DA 84
RefOut VCC
CV
21
1
1202
)2(
n
RefnOut
Ref
U
n
U
UOut
kVk
V
VCkkC
kCV
43
Divisão por Carga – Princípio
Formação do divisor pela associação de capacitores
escalonados binariamente
H. Klimach Conversores AD e DA 85
Divisão por Carga – Implementação
Implementação típica:
Capacitores são descarregados (ΦR)
Chaves ligam os capacitores a Vref conforme código binário
Vout resulta da divisão escalonada de Vref através dos capacitores
H. Klimach Conversores AD e DA 86
44
Divisão por Carga – Implementação
Um atenuador entre dois segmentos do DAC permite a
implementação de ‘N’ bits usando dois DACs de ‘N/2’ bits