-
1TP. AV. EM ARQUITETURA DE COMP.
Unidade 4A MICROARQUITETURA DOS PROCESSADORES
TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADOR
Organizao. Principais dispositivos. reas Funcionais:
- Processamento (Execuo das operaes)- Controle (interpretao e
controle da execuo)
-
2TP. AV. EM ARQUITETURA DE COMP.
CONJUNTO DE INSTRUES DE MQUINA
TP. AV. EM ARQUITETURA DE COMP.
ARQUITETURA DO PENTIUM)
-
3TP. AV. EM ARQUITETURA DE COMP.
ARQUITETURA DO PENTIUM 4 (P4)
Inteiros
Pto. Flut.
TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADOR
ALGUMAS ARQUITETURASINTEL AMD- Williamnet Norhwood Kx (5,6, 7)-
Merced Athlom- Netburst- Core Duron- Nehalem (2010)- Sandy Bridge
(2011)- Ivy Bridge (2012)- Haswell (2013)- 4 g Phenon
Intel usa estratgia TIC-TOC. Um ano usa o TIC (processadores com
reduo na espessura do transistor) e no outro TOC (nova
micro-arquitetura, tipo Nehalem, Sandy Bridge, etc)
-
4TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADOR
TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADOR
GT/s giga-transferncias /segEm vez de GB/s
Arquitetura multi-core(multiprocessamento)
-
5TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADOR
REA DE PROCESSAMENTO (EXECUO)- Realiza as operaes aritmticas e
lgicas.- Caminho de Dados (Data Path) Unidades de clculo: ULA
(Unidade Lgica e Aritmtica) e de Ponto Flutuante (Flop) ou FPU)
Registradores de Dados Registradores de Estado (Flags)
TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADOR
REA DE CONTROLE Tipos de controle:
- Tecnologia Pipelining- Controle por Microprogramao e Controle
Direto pelo Hardware (hardwired)
-
6TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADORrea de Execuo - Caminho de
Dados
TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADOR
UNIDADES DE CLCULOULA Unidade Lgica e Aritmtica
* Realiza clculos com valores inteiros e operaes lgicasTambm
chamada de IU (integer unit) ou EU (execution unit)
Unidade de clculo de nmeros fracionrios (ou valores muitograndes
ou muito pequenos)
* Chamada Unidade de Ponto Flutuante (FPU floating point
unit)
-
7TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADOR
UNIDADE LGICA E ARITMTICA
TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADORUNIDADE LGICA E ARITMTICA COM
SOMADOR PARA 1 BIT
-
8TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADOR
1. OPERAES COM VALORES INTEIROS
* Representao bsica: 1 bit para sinal e restantes bits para
magnitude do nmeroN bits
1 bit N-1 bits
* Dois modos de realizar as operaes (representao e operao):*
Ponto Fixo (NMEROS INTEIROS)
1.1. Sinal e magnitude (S/M)1.2. Complemento a 2 (C2)
S Magnitude
TP. AV. EM ARQUITETURA DE COMP.
1.1. Representao em Sinal e MagnitudeUtiliza um bit para
representar o sinal, o bit que
se encontra esquerda (mais significativo): 0 para indicar um
valor positivo, 1 para indicar um valor negativo.
+1010 = 010102 -1010 = 110102
Ex: a) Com registrador de 8 bits+ 18 = 0 0010010 e - 18 = 1
0010010Limites (faixa) de representao: 2n-1 1 a + 2n-1 1
Se n = 8 bits, ser: -27 1 a 27 1, ou -127 a +127
-
9TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADOROperaes aritmticas com nmeros em
Sinal e Magnitude (S/M)
A op. realizada de forma idntica ao que se faz em papel,
manualmente.ALGORITMO BSICO:
1. PROC. DE SOMAR: Se Op=Somar > Comparar sinaisa) Se sinais
IGUAIS, ento:
Executa Op. Arit. SOMA. Sinal do resultado = Sinal dos
operandos.
b) Se sinais DIFERENTES, ento: Executa Op. Arit. SUB. Sinal do
resultado = Sinal do maior nmero.
2. PROC. DE SUBTRAIR: Se Op=Subtrair: Troca-se sinal do
SUBTRAENDO e executar os passos do
Processo de SOMAR.
TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADOR
Operaes aritmticas com nmeros em Sinal e Magnitude
(S/M)Exemplos, com registradores de 6 bits de largura.:a. Somar b.
Somar c. Subtrair (+27) de (+31)(+13) e (+12). (+18) e (-11). Troca
sinal de (+31) para (-31)
e executa algoritmo soma.+ 13 0 01101 (+18) 010010 (+27) 0 11011
(-31) 1 11111+12 0 01100 (- 11) 101011 (-31) 1 11111 (+27) 0
11011--------------------- ---------------------
---------------------+25 0 11001 (+ 7) 000111 (- 4) 1 00100
Em a., sinais = em b., sinais ,sinal res = 0 (maior)oper. de
subtrao
-
10
TP. AV. EM ARQUITETURA DE COMP.
* Complemento de 1Invertem-se todos os bits de um nmero
para representar o seu complementar. Quando o bit mais esquerda
0, esse valor positivo; se for 1, ento negativo.
10010 = 011001002 -10010 = 100110112
TP. AV. EM ARQUITETURA DE COMP.
O complemento de 1 apresenta dois problemas:- Dois padres de
bits para o zero: 010 = 000000002 = 111111112- Resultado incorreto
na soma quando vai-um, devendo
somar o mais-um ao resultado:Binrio Decimal
1 1 1 1 1 1 1 0 -1+ 0 0 0 0 0 0 1 0 +2
-
11
TP. AV. EM ARQUITETURA DE COMP.
1.2. Complemento de 2Resolve o problema do complemento de 1.
Inverte-se todos os seus bits e soma-se uma unidade na coluna do
bit menos significativo (vem-um). O bit da esquerda indica o
sinal.
Ex.: 10110 = 011001012Invertendo os bits: 100110102Somando uma
unidade:100110102 + 1 = 100110112 = -10110
Limites (faixa) de representao: 2n-1 a + 2n-1 1Se n = 8 bits
ser: -27 a 27 1, ou -128 a +127(o valor extra negativo porque s h
um valor de zero)
TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADOROperaes aritmticas com nmeros em
Complemento de 2 (C2)
ALGORITMO:
1. PROC. DE SOMAR: Se Op=Somar : a) Somar os 2 nmeros inclusive
o bit de sinal.b) Desprezar o ltimo vai 1 (para fora do nmero, se
houver).c) Se, simultaneamente, ocorrer vai 1 para o bit de sinal e
vai 1 para fora
do nmero, ou se ambos no ocorrerem, o resultado est correto.d)
Se ocorrer apenas um dos dois vai 1 (ou para o bit de sinal, ou
para
fora), o resultado est incorreto. Ocorreu um overflow. Ou seja,
o overflow significa ambos os nmeros possuem o mesmo sinal
e o resultado tem sinal oposto ao dos nmeros.
1. PROC. DE SUBTRAIR: Se Op=Subtrair: COMPLEMENTAR A 2 o
SUBTRAENDO independentemente se o
valor positivo ou negativo, e realizar o processo de SOMA.
-
12
TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADOROperaes aritmticas com nmeros em
Complemento de 2 (C2)
ALGORITMO:OBS.: O algoritmo para a aritmtica em C2 somente vlido
se os valores
NEGATIVOS estiverem PREVIAMENTE REPRESENTADOS EM C2,
independentemente do fato de que venha a ser o nmero complementado
ouno.
Ex.: -5 em C2 1011.Para descobrir como era antes:
+5 em binrio: 0101 Convertendo para C2: 1010 Adicionando +1:
1011
TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADOROperaes aritmticas com nmeros em
Complemento de 2 (C2)
Exemplos, com registradores de 4 bits (os nmeros j esto
representados em C2)
(+4) + (+3) (-5) + (+2) (-6) + (-7) (+6) + (+5)
(j em C2,originalmente 0101)
1 10100 (+4) 1011 (- 5) 1010 (- 6) 0110 (+6)0011 (+3) 0010 (+2)
1001 (- 7) 0101 (+5)------- -------- ------- --------0111 (+7) 1101
0011 1011
em S/M seria Overflow! Overflow!1011 (-3), j com 2 nrs neg, 2
nrs. Positivoso bit 1 p/ neg resultado pos. result. neg.
-
13
TP. AV. EM ARQUITETURA DE COMP.
1. OPERAES COM VALORES INTEIROS - RESUMORepresentao em Sinal e
Magnitude (S/M)
1. Se Op=Somar > Comparar sinaisa) Se sinais IGUAIS,
ento:
Executa op. arit. SOMA. Sinal result = sinal operandos.b) Se
sinais DIFERENTES, ento:
Executa op. arit. SUB. Sinal resultado = sinal maior nmero.2. Se
Op=Subtrair:
Troca-se sinal do SUBTRAENDO e executar processo de
somar.Complemento de 2 (C2)
1. Oper. SOMA: Somar os 2 nmeros inclusive o bit de sinal.2.
Oper. SUB.: Complementar a 2 o subtraendo e SOMAR os 2 nrs.
inclusive
o bit de sinal.
TP. AV. EM ARQUITETURA DE COMP.
CONVERSO DE NMEROS REAIS ENTRE DECIMAL E BINRIO
20 + 2-1 + 2-2 + 2-3 + 2-4 + 2-5 + 2-6
1 + 0,5 + 0,25 + 0,125 + 0,0625 + 0,03125 + 0,015625
2-6 + 2-7 + 2-8 + 2-9 + 2-10
0,015625 + 0,0078125 +0,00390625 +0,001953125 +0,0009765625
-
14
TP. AV. EM ARQUITETURA DE COMP.
Um mtodo simples de converso de nmeros fracionrios de decimal
para binrioconsiste em multiplicar a parte fracionria do nmero por
2, separar o lado inteiro (0 ou1) para ser o valor em binrio, pegar
o lado fracionrio do resultado e multiplicarnovamente por
2.Exemplos:
a) 0,4375:2 x 0,4375 = 0,875 02 x 0,875 = 1,75 12 x 0,75 = 1,5
12 x 0,5 = 1 1
b) 0,8:2 x 0,8 = 1,6 12 x 0,6 = 1,2 12 x 0,2 = 0,4 02 x 0,4 =
0,8 02 x 0,8 = 1,6 1(Resultado por aproximao com 5 bits)
CONVERSO DE NMEROS REAIS ENTRE DECIMAL E BINRIO
TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADOR2. REPRESENTAO EM PONTO FLUTUANTE
(FLOP)
Para nmeros fracionrios ou nmeros muito grandes ou muito
pequenos, que se deseje preciso com muitos algarismos.Exemplo,
se:N1 = 0,00000000000000000000000073 e N2 =
2537000000000000000000000000E fosse desejado somar N1 e N2 ou S =
N1 + N2Com lapis e papel (mtodo convencional de adio), tem-se:
2537000000000000000000000000 ,000000000000000000000000+
0000000000000000000000000000 ,000000000000000000000073
Se fosse em binrio seriam muito mais algarismos envolvidos (a
maioria de ZEROS)UM DESPERDCIO, de tempo e de espao.
-
15
TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADOR
Matemticos inventaram uma forma de representao chamadaNOTAO
CIENTFICA, ou PONTO FLUTUANTE.
N = F * 2 E , sendo:F = frao (parte significativa, envolvendo a
preciso);E, o expoente, indicando a grandeza do nmero;F normalizada
- sempre um valor fracionrio entre 0 e (primeiro alg = 1)
Ex.: + 5 bilhes: Em forma inteira de ponto fixo: +5.000.000.000
(11 smbolos) Em forma de notao cientfica: +5 * 10+9 (7 smbolos)
2. REPRESENTAO EM PONTO FLUTUANTE (FLOP)
TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADOR
FORMATO (exemplo):
SN = Sinal de Nmero;SE = Sinal de Expoente;E = Expoente;F =
Parte Fracionria, ou Mantissa.
CONVERSO DE VALOR DECIMAL PARA PONTO FLUTUANTE1. Converter o
nmero da Base 10 para a Base 22. Ajustar o expoente, para
normalizar Frao3. Determinar valor de SN e SE
SN SE E F
2. REPRESENTAO EM PONTO FLUTUANTE (FLOP)
-
16
TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADOREXEMPLO: Converso do nmero
decimal -141,625 em formato de PF que satisfaaN = F * B E . Formato
utilizado com registrador de 16 bits.
1 b 1 b 4 b 10 bits
1. Converso do valor decimal para binrio; obteno dos algarismos
da Frao:141,62510 = 10001101,1012
2. Ajustar expoente para F estar normalizada: deslocar a vrgula
para a posioimediatamente esquerda do algarismo significativo:
0,10001101101
3. Como a vrgula foi deslocada 8 posies, E = +8. Esse valor, em
binrio, com 4 bits:1000
4. Determinar valor de SN e SE:Sinal do Nmero, SN = 1 (-) ; e
Sinal do Expoente, SE = 0 (+)
5. Nmero completo:1 0 1 0 0 0 1 0 0 0 1 1 0 1 1 0
SN SE E F
TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADORRepresentao em Ponto Flutuante
(Flop)
O PADRO IEEE-754Desenvolvido a partir do final de 1970 e em
vigor em 1985. Usado pela maioria dos fabricantes: Intel HP IBM AMD
Motorola
CARACTERSTICAS PRINCIPAIS** Adota formatos de preciso SIMPLES =
32 bits, DUPLA = 64 bits, ESTENDIDA = 80 bits ** Adota 3 campos, a
partir da esquerda: Sinal do nr. Expoente Significando (frao)
- Sinal do nr = 0 para positivos e 1 para negativos- Expoente:
excesso de N. Nmero inteiro que inclui sinal e valor do expoente-
Significando: forma normalizada (suprime o primeio bit 1).
Excesso de N. N = (2x / 2) 1, sendo x a largura do campo
expoente.O valor do campo calculado, somando-se algebricamente N ao
valor real do expoente.
-
17
TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADOR
CARACTERSTICAS PRINCIPAISCaractersticas Prec. Simples Prec.
Dupla
Total de bits do nmero 32 64Bits para sinal do nmero 1 1Bits
para expoente 8 11Bits para frao (mantissa ousignificando) 23
52Clculo do expoente Excesso de 127 Excesso de 1023Faixa de nmeros
decimais Aprox 10-38 a 10+38 Aprox 10-308 a 10+308
O PADRO IEEE-754Representao em Ponto Flutuante (Flop)
TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADOR
TIPOS DE CONTROLE Tecnologia Pipelining Controle por
Microprogramao Controle Direto pelo Hardware (hardwired)
A diferena entre as tcnicas est no modo de realizar as etapas de
um ciclo de instruo
-
18
TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADORTECNOLOGIA PIPELINING
O processo de execuo de um ciclo de instruo
TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADOR
ETAPAS DO PROCESSO DE MONTAGEM DE UM CARRO 4 estgios
T1 Montagem da carroceria (prensagem das chapas e moldagem do
formatoT2. Montagem do motor na carroceriaT3. Montagem das demais
partes (pneus, bancos, vidros, fiao, etcT4. Pintura e teste
final
TECNOLOGIA PIPELINING
-
19
TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADOR
Diagrama de tempo da montagem dos carros mtodos sequencial e
pipeline de 4 estgiosTECNOLOGIA PIPELINING
TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADOR
Diagrama de tempo de um ciclo de instruo com 2 estgios
B Estgio de BuscaE Estgio de Execuo
TECNOLOGIA PIPELINING
C/ PipelineS/ Pipeline
-
20
TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADOR
Diagrama de tempo de um ciclo de instruo com 6 estgiose sem
conflito de acesso memria
TECNOLOGIA PIPELINING
TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADOR
Diagrama de tempo de um ciclo de instruo com 6 estgios e com
conflito de acesso memria
TECNOLOGIA PIPELINING
-
21
TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADOR
TIPOS DE PIPELINE
Pipeline para Instrues Pipeline para Operaes Aritmticas
TECNOLOGIA PIPELINING
TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADOR
Estgios de um pipeline para operao de soma (ADD) de nmeros
representados em ponto flutuante
TECNOLOGIA PIPELINING
-
22
TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADOR
Exemplo de somador em ponto flutuante com pipeline de 3
estgios
TECNOLOGIA PIPELINING
TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADOR
Tempo total de execuo de um pipeline, T:T = m * P + (n 1 ) *
Psendo:m = quantidade de estgios de um pipelinen = quantidade de
entradas no pipeline P = tempo gasto no estgio
TECNOLOGIA PIPELINING
-
23
TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADOR
Tempo total de execuo de um pipeline, T:TECNOLOGIA
PIPELINING
Exemplo:m = 6; n = 10; P = 1T = m * P + (n 1 ) * PT = 6 * 1 +
(10 1) * 1 = 15
TP. AV. EM ARQUITETURA DE COMP.
CONTROLE POR HARDWARE (HARDWIRED)
Neste tipo de implementao, a unidade de controle construdacomo
um conjunto de circuitos logicamente combinados, os quaisproduzem
sinais de controle de sada de acordo com os sinais de enrada
recebidos pelo circuito.
MICROARQUITETURA DO PROCESSADOR
-
24
TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADOR
CONTROLE POR HARDWARE (HARDWIRED)
TP. AV. EM ARQUITETURA DE COMP.
Etapa de busca de um ciclo de instruo em Linguagem de
Transfernciade Registradores (LTR):Usa: Registradores CI, RI, REM e
RDM
Barramentos: BC, BD e BEMemria (M)
P1 (Pulso 1): REM (CI)M UC (sinal de leitura)P2 (Pulso 2): BD
MP3 (Pulso 3): RDM BDP4 (Pulso 4): RI RDM
CONTROLE POR HARDWARE (HARDWIRED)
MICROARQUITETURA DO PROCESSADOR
-
25
TP. AV. EM ARQUITETURA DE COMP.
CONTROLE POR HARDWARE (HARDWIRED)MICROARQUITETURA DO
PROCESSADOR
Ex. de esquema de um Sistema de controle que se utiliza de UC
com pr-programao no hardware.
TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADORCONTROLE POR HARDWARE
(HARDWIRED)
Sinais de Controle em um pequeno esquema.
-
26
TP. AV. EM ARQUITETURA DE COMP.
CONTROLE POR MICROPROGRAMAOMICROARQUITETURA DO PROCESSADOR
A execuo de um ciclo de instruo consiste de uma certaquantidade
de pequenas operaes, basicamente de transfernciade valores binrios
entre registradores e, eventualmente, de umaoperao matemtica
qualquer.Essas pequenas operaes (pela sua simplicidade e
curtadurao) so denominadas microoperaes. Uma microoperao a menor ao
que pode ser realizada emum processador, consistindo em geral na
ativao de um flip-flop ou, ainda, na abertura de uma porta lgica
para movimentao de dados de um registrador para outro.
TP. AV. EM ARQUITETURA DE COMP.
CONTROLE POR MICROPROGRAMAOMICROARQUITETURA DO PROCESSADOR
Uma microinstruo o processo de definir uma microoperao,
determinando qual porta lgica deve ser aberta ou em qual
registrador um sinal de relgio deve ser introduzido.Deste modo,
para cada microoperao deve haver uma microinstruo que indique o
sinal apropriado a ser emitido (bit 0 -tenso baixa ou bit 1 tenso
alta) para uso em cada um dos pontos referenciados pela
microoperao.
-
27
TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADOR
Exemplo de microinstruo horizontal: Cada bit da microinstruo tem
uma funo especfica.
CONTROLE POR MICROPROGRAMAO
TP. AV. EM ARQUITETURA DE COMP.
Um microprograma constitudo de vriasmicrorotinas (grupos de
microinstrues com o mesmo propsito), sequencialmentearmazenadas na
memriade controle.
MICROARQUITETURA DO PROCESSADORCONTROLE POR MICROPROGRAMAO
-
28
TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADORCONTROLE POR MICROPROGRAMAO
Organizao interna da UC, com a matriz de controle com programao
por hardware.
TP. AV. EM ARQUITETURA DE COMP.
MICROARQUITETURA DO PROCESSADORCONTROLE POR MICROPROGRAMAO
Unidade de Controle do processador X, com controle por
microprograma
-
29
TP. AV. EM ARQUITETURA DE COMP.
Formato bsico de uma microinstruo do processador X
MICROARQUITETURA DO PROCESSADORCONTROLE POR MICROPROGRAMAO
Formato completo de uma microinstruo
TP. AV. EM ARQUITETURA DE COMP.
Tabela D.9 Conjunto de microinstrues do processador End. Prox
OBSMicroprog End na ROM End. Micro microins
instruo Sinais de controle D PBusca 0 00 0011000000000000 0 0 0
01 Prx. End na MC 5 0101 01 0000100000000000 0 0 0 02 Prx. End. na
MC 5 0202 02 1000000110000000 0 1 0 xx Buscar end. da MC na memria
de end.LDA 1 03 0010000001000000 0 0 0 04 Prx. End na MC 5 0404 04
0000100000000000 0 0 0 05 Prx. End na MC 5 0505 05 0000000100100000
0 0 0 00 Prx. End na MC 5 00 (busca)STA 2 06 0010000001000000 0 0 0
07 Prx. End na MC 5 07
07 0000001000010000 0 0 0 08 Prx. End na MC 5 0808
0000100000000000 0 0 0 00 Prx. End na MC 5 00 (busca)
ADD 3 09 0000000000001000 0 0 0 0A Prx. End na MC 5 0A0A
0000000000100010 0 0 0 00 Prx. End na MC 5 00 (busca)
SUB 4 0B 0000000000000100 0 0 0 0C Prx. End na MC 5 0C0D
0000000000100010 0 0 0 00 Prx. End na MC 5 00 (busca)
MBA 5 0D 0000000000010001 0 0 0 00 Prx. End na MC 00 (busca)JMP
6 0E 0100000001000000 0 0 0 00 Trocar PC; Prx. end na MC 00
(busca)JN 7 0F 0000000000000000 1 0 0 11 NF 5 0: INC CRJA; NF 5 1:
Prx. end na
MC 1110 0000000000000000 0 0 0 00 Prx. End na MC 5 00 (busca)11
0100000001000000 0 0 0 00 Trocar PC; Prx. End na MC 00 (busca)
Disponvel 8 E 12 1E Novas microinstruesHLT F 1F 0000000000000000
0 0 1 Parar relgio
MICROARQUITETURA DO PROCESSADORCONTROLE POR MICROPROGRAMAO