Les Registres 3 MAR MDR PC MBR SP LV CPP TOS OPC H Addr Alu J M 4 to 16 Decoder High Bit C B Controler MPC ALU 4 9 8 2 2 6 8 B Bus C Bus Memory control signals (rd,wr,fetch) N Z MIR JMPC JAMN/JAMZ Shifter MAR, MDR, PC, MBR, SP, LV, CPP, TOS, OPC,H sont des registres 32 bits
31
Embed
Les Registres 3 MAR MDR PC MBR SP LV CPP TOS OPC H Addr Alu JM 4 to 16 Decoder High Bit C B Controler MPC ALU 4 9 8 2 2 6 8 B Bus C Bus Memory control.
This document is posted to help you gain knowledge. Please leave a comment to let me know what you think about it! Share it to your friends and learn new things together.
Transcript
Les Registres 3
MAR
MDR
PC
MBR
SP
LV
CPP
TOS
OPC
H
Addr AluJ M
4 to 16 Decoder
High Bit
C B
Controler
MPC
ALU
4
9
8
2
2
6
8
B Bus
C Bus
Memory control signals (rd,wr,fetch)
N
Z
MIRJMPC
JAMN/JAMZ
Shifter
MAR, MDR, PC, MBR, SP, LV, CPP, TOS, OPC,H
sont des registres 32 bits
Les Registres 3
MAR
MDR
PC
MBR
SP
LV
CPP
TOS
OPC
H
Addr AluJ M
4 to 16 Decoder
High Bit
C B
Controler
MPC
ALU
4
9
8
2
2
6
8
B Bus
C Bus
Memory control signals (rd,wr,fetch)
N
Z
MIRJMPC
JAMN/JAMZ
Shifter
MAR, MDR, PC, MBR permettent l’accès à la mémoire de l’ordinateur
Les Registres 3
MAR
MDR
PC
MBR
SP
LV
CPP
TOS
OPC
H
Addr AluJ M
4 to 16 Decoder
High Bit
C B
Controler
MPC
ALU
4
9
8
2
2
6
8
B Bus
C Bus
Memory control signals (rd,wr,fetch)
N
Z
MIRJMPC
JAMN/JAMZ
Shifter
MAR (Memory Address Register) Contient une adresse de word
Les Registres 3
MAR
MDR
PC
MBR
SP
LV
CPP
TOS
OPC
H
Addr AluJ M
4 to 16 Decoder
High Bit
C B
Controler
MPC
ALU
4
9
8
2
2
6
8
B Bus
C Bus
Memory control signals (rd,wr,fetch)
N
Z
MIRJMPC
JAMN/JAMZ
Shifter
MDR (Memory Data Register) Contient une donnée.Les données avant d’arrivées dans ce registre nécessites 1 cycle entier.
Les Registres 3
MAR
MDR
PC
MBR
SP
LV
CPP
TOS
OPC
H
Addr AluJ M
4 to 16 Decoder
High Bit
C B
Controler
MPC
ALU
4
9
8
2
2
6
8
B Bus
C Bus
Memory control signals (rd,wr,fetch)
N
Z
MIRJMPC
JAMN/JAMZ
Shifter
PC (Program counter)Conteur de programme
Les Registres 3
MAR
MDR
PC
MBR
SP
LV
CPP
TOS
OPC
H
Addr AluJ M
4 to 16 Decoder
High Bit
C B
Controler
MPC
ALU
4
9
8
2
2
6
8
B Bus
C Bus
Memory control signals (rd,wr,fetch)
N
Z
MIRJMPC
JAMN/JAMZ
Shifter
MBR(Memory Buffer Register)Contient un word (4 bytes)Lecture d’un byte à la foisLes données avant d’arrivées dans ce registre nécessites 1 cycle entier.
D’un langage haut niveaux a un flux de bytes
A=3+1B=4+5C=A+B
Langage de programmation
BIPUSH 3 #A=3+1BIPUSH 1IADDISTORE ABIPUSH 4 #B=4+5BIPUSH 5IADDISTORE BILOAD A #C=A+BILOAD BIADDISTORE C
Jeux d’instructions de la machine Traduction en hexa