LE MEMORIE Parte I · 2009-10-07 · Modulo di memoria RAM: selezione lineare Usata per memorie di piccole dimensioni, richiede un numero di conduttori pari alla capacità del chip

DIS - Dipartimento di Informatica e Sistemistica- Università di Napoli

LE MEMORIEParte I

DIS - Università degli Studi di Napoli “Federico II”

CALCOLATORI ELETTRONICI ICdL Ingegneria Biomedica (A-I)


Supporti didattici

Libro di testo:» B. Fadini, C. Savy: Fondamenti di Informatica II, Liguori

Editore: Parte III, cap. 5» Dispense Integrative:

♦ Cap2 par.8


Memoria

Insieme di registri (“organi atti a memorizzare informazioni”) sui quali sono definite 3 operazioni:

» Selezione: individuazione del registro al fine di leggere o scrivere

» Scrittura: posizionamento del registro in un determinato stato

» Lettura: rilievo dello stato del registro


Memorie indirizzabili

Ogni registro è univocamente individuato da un numero intero (indirizzo) che assume valori da 0 a N-1 (spazio di indirizzamento)

tipicamente N è una potenza di 2

i registri sono caratterizzati dal parallelismop in bit

il meccanismo di selezione individua un registro in base al suo indirizzo

0

N-1

1

N-2


Modello generale della memoria

MS

MB

RE WE

Supporto di memoriameccanismo di selezione

Memory Buffer


Capacità

Capacità: numero di registri per il numero di bit del singolo registro

Gigabyte (GB)

bit (b)kilobit (Kb)megabit (Mb)

Megabyte (MB)

Gigabit (Gb)byte (B)kilobyte (KB)

un singolo 0 o 1

1 byte x 10243 (1,073,741,824 byte)1 byte x 10242 (1,048,576 byte)1 byte x 1024 (1,024 byte)8 bit1 bit x 10243 (1,073,741,824 bit)1 bit x 10242 (1,048,576 bit)1 bit x 1024 (1,024 bit)

Terabyte (TB) 1 byte x 10244 (… byte)


Esempio di memoria indirizzabile

• 32 bit per l'indirizzo• 32 bit per il dato

0000A00C

MA p=32

FE681022

MB p=32


Memorie associative (CAM)

CAM (Content Addressable Memory): ogni registro è individuato dal valore del campo chiave

datochiaveC0

C1

CN-1

D0

D1

DN-1


Tempo di accesso

Tempo di accesso: tempo necessario ad eseguire un’operazione di lettura/scrittura (tempo di selezione più tempo di trasferimento)

Memorie prive di organi in movimento: il tempo d’accesso al dato è indipendente dalla sua posizione

Memorie dotate di organi in movimento (il supporto fisico e/o il sistema di lettura/scrittura sono in movimento): il tempo d’accesso dipende dalla posizione del dato rispetto al sistema di lettura/scrittura


Principio di località Spaziale

Località Spaziale

I programmi tendono ad• eseguire sequenzialmente istruzioni adiacenti• eseguire iterativamente gruppi di istruzioni adiacenti • operare su dati memorizzati in locazioni di memoria adiacenti

se si referenzia una locazione di memoria, con 'buona' probabilità la prossima sarà una locazione ad essa vicina


Principio di località Temporale

Località Temporale: nel corso dell'esecuzione i programmi tendono ad accedere ad istruzioni e dati a cui hanno già acceduto di recente

se si referenzia una locazione di memoria, con 'buona‘probabilità 'presto' essa sarà referenziata di nuovo


Gerarchia di Memoria

CPUCache Primaria

Cache Secondaria

Memoria Principale

Memoria Secondaria

Velocita’,

costo

Capacità


Gerarchia di Memoria

CPUCache Primaria

Cache Secondaria

Memoria Principale

Memoria Secondaria

Velocita’,

costo

Capacità

chip setmemoriacentrale

RAMmemorie

di massa


Tassonomie delle memorie

Le memorie possono essere classificate in base alla modalità di accesso:

» Memorie Sequenziali» Memorie Casuali

alle operazioni consentite:» Memorie a sola lettura (Read Only Memory - ROM)» Memorie a lettura/scrittura (Read Write Memory - RWM)

alla “stabilità” dell’informazione memorizzata:» Volatili» Non volatili


Celle elementari di memorie RAM

SRAM♦l’informazione memorizzata è conservata nelle celle di

memoria finché non viene modificata attraverso un’operazione di scrittura

DRAM♦l’informazione memorizzata nelle celle di memoria deve

essere ripristinata periodicamente (memory refresh)


Chip o modulo di memoria RAM

Un chip o modulo RAM di capacità K e parallelismo p, generalmente controllato attraverso i segnali:

• RE (Read Enable)

• WE (Write Enable)

• CS (Chip select – abilitazione generale del chip)

prevede N=log2 K bit di indirizzo ed opera (lettura/scrittura) su parole di p bit


Interfaccia di un modulo di memoria RAM


Modulo di memoria RAM: selezione lineare

Usata per memorie di piccole dimensioni, richiede un numero di conduttori pari alla capacità del chip (per 1Mb sono necessari 220 = 1,048,576 conduttori)


Modulo di memoria RAM: semiselezione

Rispetto alla selezione lineare si passa da 2N a 2x2N/2 conduttori (per un 1 MB si passa da 1,048,576 a 2048)


Architettura di un chip a semiselezione con p=1


Architettura di un chip a semiselezione con p>1

schema planare

schema spaziale(chip multistrato)



Architettura di un sistema di memoria RAM

Realizzare una memoria di C = 8 MB con moduli da C' = 512 KB (219 byte)

Addr. bus Data bus

19 8

CS WE

512 KB


WE

19512 KB

CS

8

0 19512 KB

CS WE

8

1 19512 KB

CS WE

8

15

1/16

4

23

0 1 15

WE

8

……

Data bus

Addr. bus

occorrono m=C/C' = 223/219 = 24 moduli bus indirizzi c = 23 bit: 4 per indirizzare il modulo e 19 per

indirizzare nel modulobus dati:parallelismo 8

Architettura di un sistema di memoria RAM


Tassonomia delle memorie

I diversi tipi di memoria possono presentare differenze:» strutturali» funzionali» tecnologiche


ROM

ROM: programmate in sede di produzione

PROM (Programmable ROM) programmabili dall’utente

EPROM (Erasable Programmable ROM): programmate (elettricamente) e cancellate (radiazioni ultraviolette) dall’utente

EEPROM (Electrically Erasable Programmable ROM): programmate e cancellate (elettricamente) dall’utente

Flash riprogrammabili moltissime volte


4096 K * 1 bit512 K * 8 bit

Componenti di una RAM

* Decodificatore di riga e decodificatore di colonna * Core di memoria e circuiti di lettura e scrittura


SIM (Single-In-Line Memory Module)

Tratto dal manuale:Texas Instruments MOS Memory: Commercial and Military Specifications Data Book, Texas Instruments, Literature Response Center, P.O. Box 172228, Denver, Colorado, 1991


Collegamento di moduli di memoria

2 moduli 4 Word by 4 Bit formano una RAM 4 Word by 8 Bit


Collegamento di moduli di memoria

2 moduli 4 Word by 4 Bit formano una RAM 8 Word by 4 Bit


Montaggio dei moduli su una SIMM

DRAM IC: DRAM Integrated CircuitPCB: Printed Circuit BoardSIMM socket: Single In-Line Memory Module Socket


La memoria nel computer

Disposizione orizzontale Disposizione verticale


Banchi e schemi di memoria


SIMM a 30 e a 72 pin

72 pin 32 bit

30 pin: 8 bit


Credit card memories

Chiamate così perchè occupano grosso modo lo stesso spazio di una carta di credito


DIMM a 72 e 168 pin

SO DIMM: Small Outline DIMM 32 bit 168 pin DIMM 64 bit


DRAM Packages

DIPDual In-Line Package

SOJSmall Outline J-lead

TSOPThin, Small Outline Package


Controllo dell’integrità dei dati

Parity checking: il modulo usa un bit aggiuntivo per ogni word per la parità. La parità viene successivamente controllata dai circuiti di controllo della parità

Error Correcting Code (ECC) technology: il modulo impiega circuiti aggiuntivi per la memorizzazione di informazioni di ridondanza. L’informazione di ridondanza viene successivamente controllata da opportuni circuiti di controllo che, in determinate circostanze, correggono gli eventuali errori

LE MEMORIE Parte I · 2009-10-07 · Modulo di memoria RAM: selezione lineare Usata per memorie di piccole dimensioni, richiede un numero di conduttori pari alla capacità del chip

Documents