Se crea una simulacin en proteus usando subcircuitos para
encapsular los dos circuitos hechos anteriormente en las practicas
pasadas, como lo son el generador de ruido y el generador de
secuencia pseudoaleatoria, en este caso nombrados RUIDO y NRC
respectivamente.
Generador de secuencia pseudoaleatoria NRCEs el circuito
encapsulado en el llamado NRC, como mostrado en el laboratorio
pasado, genera una secuencia de 8 bits de longitud de palabra.
Retrazador de PulsoEs la configuracin usada con el integrado
CD4098, el cual por cada flanco de subida de la frecuencia del
reloj, se produce un pulso de salida, determinando sus periodos T1
Y T2 por los valores otorgados en los condensadores y resistencias,
siguiendo la siguiente formula y modelo general.
El cual da un periodo en el orden de los nanosegundos, siendo de
50 nanosegundos (50 ns), lo cual genera un pulso muy corto para ser
apreciado fcilmente en un osciloscopio, ajustando el tiempo de
rastreo del osciloscopio a sus valores mnimos en nanosegundos, como
se observa en la simulacin.
Para el resto del circuito, se cre otro encapsulado, el cual
contiene el sumador de las seales NRC, ruido y un nivelador DC, al
igual que un seleccionador de umbral y por consiguiente el
comparador de seales, el cual presenta los bits de errores cuando
la seal que recibe contiene mucho grado de ruido, el cual da un 1
lgico, pero al no ser tan grande, recibe un 0.Las seales en la
prctica a la hora de comparar, se interfieren o distorsionan con un
desnivelador en DC y el ruido amplificado, el cual crea una seal
obviamente diferente a la original, lo cual es lo apropiado para
que el detector de errores funcione correctamente, dando un pulso
por cada error obtenido, se observa en la grfica en amarillo la
seal distorsionada y en azul la original, con en la siguiente
imagen la seal de reloj.
Se debe tener en cuenta el funcionamiento del comparador, ya que
debe tener un sincronizador en retraso para que pueda generar el
pulso de comparacin.