UNMSM – FIEE Microelectrónica Universidad Nacional Mayor de San Marcos Facultad de Ingeniería Electrónica y Eléctrica CURSO :Lab. de Microelectrónica ALUMNO :Juan de Dios Huaranga, Jesús CÓDIGO : 10190076 PROFESOR : Ing. Rubén Alarcón Matutti HORARIO : Martes de 2pm-4pm CICLO : 2014 – I Ing.Rubén AlarcónMatutti Laboratorio No1 1
Inversor ultilizando Microwind Layout de dimensiones minimas Caracteristicas del CMOS Vista en 3D y 2D
Welcome message from author
This document is posted to help you gain knowledge. Please leave a comment to let me know what you think about it! Share it to your friends and learn new things together.
Transcript
UNMSM – FIEE Microelectrónica
Universidad Nacional Mayor
de San Marcos
Facultad de Ingeniería
Electrónica y Eléctrica
CURSO :Lab. de Microelectrónica
ALUMNO :Juan de Dios Huaranga, Jesús
CÓDIGO : 10190076
PROFESOR : Ing. Rubén Alarcón Matutti
HORARIO : Martes de 2pm-4pm
CICLO : 2014 – I
Ing.Rubén AlarcónMatutti Laboratorio No11
UNMSM – FIEE Microelectrónica
INFORME PREVIO
Resolver las preguntas planteadas (1-4) y que serán presentadas en el Informe Final. 1) Presentar en el laboratorio el LAYOUT realizado del inversor (inv.msk). Considerar para el layout el esquema de la Fig. A y la Fig. B del diagrama de barras (STICK). Tratar de conseguir un layout de dimensiones mínimas.
Ing.Rubén AlarcónMatutti Laboratorio No12
UNMSM – FIEE Microelectrónica
Layout del inversor CMOS de dimensiones mínimas
Área del Layout : 29λx55λ = 1595λ2 = 24.92(µm)2
Ing.Rubén AlarcónMatutti Laboratorio No13
UNMSM – FIEE Microelectrónica
Vista 3D
Corte 2D
Características del CMOS
Ing.Rubén AlarcónMatutti Laboratorio No14
UNMSM – FIEE Microelectrónica
2) Para el Layout del inversor, hallar las dimensiones (W/L) de los transistores, la
frecuencia Máxima de operación y dar respuesta escrita a todas las interrogantes de la
guía que están arriba planteadas. En laboratorio se pide responder dichas preguntas.
Las dimensiones (W/L) son:
W=0.75µm (6 lambda); L=0.25 µm (2 lambda)
Estas medidas son iguales para ambos transistores
Simulación del circuito
Ing.Rubén AlarcónMatutti Laboratorio No15
UNMSM – FIEE Microelectrónica
La frecuencia máxima de operación: 1GHz
En el dibujo en 3D si se logra identificar los transistotes NMOS y PMOS
3) Para el Layout del inversor, extraer la descripción CIR (Spice) y la descripción CIF
(CaltechIntermediateForm) del inversor. En cada caso, establecer las reglas
principales de sintaxis y describir sus contenidos.
Los Archivos CIF
Los archivos CIF (CaltechIntermediateForm) proporcionan información sobre los componentes del diseño que gráficamente se realizan en base a figuras geométricas como polígonos y líneas de los cuales se definen las coordenadas de cada uno de sus vértices.Las reglas establecen que:
La línea que contiene DS muestra si hay una escala a tener en cuenta, esto permite procesar dimensiones inferiores a las micras.
Siempre que se haya especificado muestra el tpocell.
Ing.Rubén AlarcónMatutti Laboratorio No16
UNMSM – FIEE Microelectrónica
Los polígonos (P) deben tener al menos tres puntos. Un polígono cualquiera de más puntos es aceptado.
Las líneas (L) deben tener al menos un punto.
Pueden introducirse comentarios, pero son ignorados.