Diseo Didctico de Convertidores CD-CA (b): Inversor
Trifsico.Miguel Medelln Reyes, Armando Rodrguez Almendarez y Daniel
U. Campos-Delgado, Member, IEEE.interruptores controlables. Ahora,
la idea detrs de SPWM es generar el patrn de conmutacin para los 6
elementos de potencia que integran el puente trifsico del inversor
con el fin de producir una salida de voltaje balanceada. Este patrn
se obtiene a partir de la comparacin de una seal triangular de
frecuencia y amplitud fija (portadora) con una seal senoidal de
frecuencia y amplitud variables (moduladora). En el presente
trabajo se describe el desarrollo de un inversor trifsico SPWM,
detallando cada una de las fases de diseo y finalizando con la
implementacin experimental del circuito de control y de potencia.
El diseo final posee dos variables de control: ndice de modulacin y
frecuencia de salida. Por lo que el presente diseo puede ser
utilizado para control de motores de induccin donde una estrategia
V/Hz sea utilizada para regular la velocidad angular [3]. El orden
de los puntos a tratar en este artculo se detallan a continuacin.
La Seccin 2 introduce la etapa de diseo del circuito de generacin
SPWM. La etapa de acoplamiento ptico se muestra en la Seccin 3. En
la Seccin 4, se describe la etapa de potencia y en la Seccin 5 se
muestran resultados experimentales con carga resistiva e
inductiva-resistiva. Finalmente el artculo concluye con comentarios
finales en la Seccin 6. II. CIRCUITO DE GENERACIN SPWM A. Bases del
Esquema SPWM En la tcnica de conmutacin SPWM la amplitud de la seal
de salida se controla a travs del ndice de modulacin M:
Resumen En este artculo se presenta un diseo de un inversor
trifsico unipolar (convertidor CD-CA) basado en el concepto de
modulacin senoidal de ancho de pulso SPWM. El objetivo principal de
este convertidor es generar un voltaje trifsico CA balanceado
(desfasamiento de 120 entre cada fase) a partir de una fuente de CD
constante. En este diseo se busc optimizar el nmero de componentes
electrnicos y dimensiones fsicas del convertidor, sin perder el
nfasis en presentar un diseo que fuera accesible para poderlo
entender e implementar a estudiantes de licenciatura. As, su
implementacin necesita un conocimiento de reas bsicas de electrnica
como BJTs, optoaisladores, microcontroladores, lenguaje
ensamblador, principios bsicos de dispositivos semiconductores y
conceptos de mtodos numricos. ndicesElectrnica de Potencia,
Convertidor Instrumentacin Electrnica, Control de Motores.
CD-CA,
I. INTRODUCCIN
U
na de las aplicaciones de la electrnica de potencia que ha
tenido mucho auge es el diseo de actuadores para mquinas elctricas.
Se distinguen dos tipos bsicos de maquinas elctricas: motores de
induccin y motores de CD. Costo y mantenimiento son las principales
ventajas que han hecho a los motores de induccin ms atractivos en
las aplicaciones industriales. Los actuadores para estos motores
requieren convertidores de potencia que puedan proveer una
alimentacin senoidal trifsica balanceada de magnitud y frecuencia
variables. De esta manera surgen los inversores trifsicos [1],[2]
como arquitecturas de potencia que pueden cumplir esta misin. Los
inversores en general son circuitos de potencia que permiten la
conversin de corriente directa en corriente alterna con amplitud y
frecuencia variables. Existen diferentes estrategias de control en
inversores trifsicos: modulacin de 120, modulacin de 180, modulacin
constante de ancho de pulso y modulacin senoidal de ancho de pulso
(SPWM) [1]. El circuito de potencia en un inversor trifsico consta
de 6
M =
Am Ap
(1)
El desarrollo de este trabajo fue realizado gracias al apoyo
brindado por PROMEP (Proyecto para la Generacin y Aplicacin del
Conocimiento). Los autores estn en la Facultad de Ciencias (UASLP),
Av. Salvador Nava s/n, Zona Universitaria, C.P. 78290, San Luis
Potos, S.L.P., Mxico. Miguel Medelln (e-mail:
[email protected]), Armando Rodrguez (e-mail:
[email protected]) y Daniel Campos Delgado (e-mail:
[email protected]).
donde Am y Ap representan las amplitudes de las seales
moduladora y portadora respectivamente. La frecuencia de salida fo
se define por medio de la frecuencia la seal moduladora. De esta
manera, las caractersticas del voltaje por fase se regulan
modificando los parmetros (M, fo). La estructura general del
inversor trifsico se muestra en la Figura 1, donde se debe
determinar el patrn de conmutacin para los elementos
(Q1,Q2,Q3,Q4,Q5,Q6) con el objeto de
producir una seal senoidal balanceada entre los puntos (A,B,C)
con respecto del punto neutro N. Es decir el voltaje VAN debe estar
desfasado 120 con respecto de VBN y VCN.
ciclo es totalmente independiente de la amplitud de salida. As
que las amplitudes bajas generan prdidas considerables.
Figura 1. Circuito Base del Inversor Trifsico.
En el esquema general SPWM, el patrn de conmutacin se genera al
comparar una seal triangular Vtri (portadora) con 3 seales
senoidales Va, Vb y Vc las cuales estarn fuera de fase 120
[1],[2],[6], tal y como se muestra en la Figura 2 y segn el
criterio:
Figura 2. Esquema de Conmutacin PWM.
Q1 ON Va > Vtri
Q 4 ON Va < Vtri Q3 ON Vb > Vtri Q6 ON Vb < Vtri Q5 ON
Vc > Vtri Q 2 ON Vc < VtriLos voltajes resultantes VAN (fase
A y neutro N) y VAB (fase A y B) para una carga resistiva conectada
en estrella con alimentacin de 220 V en CD, se muestran en la
Figura 3. Las Figuras 2 y 3 fueron obtenidas a travs de simulacin
numrica utilizando Power System Blockset de MATLAB, para una
frecuencia de conmutacin de 1.2kHz, frecuencia base fo de 60 Hz e
ndice de modulacin M=0.8. B. Implementacin Terica del Esquema SPWM
El atractivo de la tcnica SPWM es la facilidad con la que la
amplitud y frecuencia pueden ser variados, sin embargo tiene
algunas caractersticas no deseadas, ya que existen demasiadas
transiciones por ciclo. Cada transicin implica prdidas de alta
frecuencia que involucran un incremento en temperatura, ruido, y
adems elementos semiconductores ms costosos y disipadores de mayor
volumen. En SPWM la amplitud de la portadora siempre es mayor que
la componente fundamental. Ms all, cada transicin es en realidad
una transicin encendido / apagado doble con el interruptor superior
e inferior. Usualmente, el nmero de transiciones por (2)
La generacin de los patrones de conmutacin se realiz utilizando
un microcontrolador PIC16F819 de Microchip [5], donde se implement
un tcnica llamada Steplocked Magic Sinewaves [4],[5]. La tcnica
utilizada puede tomarse como un tipo especializado de SPWM donde la
portadora de 20 o ms kiloHertz es eliminada, al hacer esto tambin
reducimos al mnimo la energa de alta frecuencia en los voltajes de
salida del inversor trifsico. As, las transiciones tambin son
minimizadas en forma dramtica y la eficiencia se incrementa. Una
larga cadena de unos y ceros generada continuamente por un
microcontrolador se puede representar matemticamente, como
cualquier otra seal, por una serie de Fourier con valor fundamental
y algunos armnicos. Seleccionando en forma precisa la colocacin de
unos y ceros, podemos forzar la mayora de los armnicos menores a
cero y an as proveer una salida de amplitud y frecuencia variables.
Es de importancia eliminar el trmino de DC para evitar efectos de
saturacin en el hierro de motores y transformadores, esto se hace
con facilidad teniendo un nmero idntico de conmutaciones en los
interruptores superior e inferior respectivamente del puente
trifsico, ver Figura 1. Se puede demostrar que para eliminar un
armnico n, requerimos cadenas cuya longitud sea mltiplo de n.
Adems, una cadena cuya longitud sea el producto de armnicos
pequeos, puede forzar dichos armnicos a cero. Ahora, por ejemplo,
una cadena de 105 bits puede tener 2105 combinaciones de dgitos.
Aqu, por medio de un algoritmo matemtico, aprovechando propiedades
como la simetra de media onda, un cuarto de onda y un conjunto de
ecuaciones
lineales [4],[5] se encuentran nicamente 2219 combinaciones
cuyos armnicos del 2 al 10, adems del 12, 14, 15, 16, 18, 20, 21 y
22 son iguales a cero. Algunas de estas 2219 cadenas tendrn mucha
distorsin, otras tendrn demasiadas transiciones o tendrn una
amplitud no requerida. As, se pueden seleccionar alrededor de 100,
que permiten un 1% en control de amplitud, y prdidas mucho ms
pequeas que con la tcnica analgica de SPWM. Por lo general, la
energa de estas ondas semi-senoidales se encuentra dispersa
mayormente dentro de los armnicos treintas y cuarentas.
requerida hasta un segmento de 0.33 kilobytes. Por otra parte,
el nmero de lecturas a realizar se ve disminuido prcticamente a la
mitad, al compararlo con el almacenamiento tradicional de los
microprocesadores de 8 bits. As pues, el parmetro de control de
amplitud funciona como un puntero luego de referirle a un
procesamiento necesario para realizar una lectura precisa y
ordenada de la tabla de datos. La representacin digital del
parmetro control de frecuencia es directamente alimentada a un
temporizador de 16 bits, la frecuencia mxima de operacin es de 200
Hz. El control de las tres fases es como sigue: cada vez que ocurre
un desbordamiento del temporizador sucede una interrupcin en el
flujo normal del programa que da paso a la ejecucin secuencial de
tres rutinas similares (una para cada fase) en donde se actualizan
diversos registros, contadores y, de ser necesario, se realizan
lecturas a la tabla de datos. Con todo esto se toman decisiones
sobre el nuevo estado de cada uno de los tres pares de salidas
complementadas que activan las compuertas de los interruptores.
Tanto la polaridad como el desfasamiento natural entre las fases,
est dado por las condiciones iniciales expresadas dentro de
registros de control individuales. Cabe aadir que en todo momento
slo 3 interruptores se encontrarn en estado de modulacin; los dems
estarn apagados. Con el fin de evitar fallas catastrficas se toman
dos precauciones: Durante las transiciones entre los estados de las
salidas complementadas se toman previsiones por software para
evitar su activacin simultnea. Similarmente; al encender el sistema
por medio del interruptor de encendido/apagado, la operacin del
inversor permanecer en un nivel de 30% de amplitud hasta completar
10 ciclos de trabajo, esto, con el fin de minimizar la magnitud de
las corrientes iniciales propias de cargas inductivas o
capacitivas. III. ETAPA DE ACOPLAMIENTO La etapa de acoplamiento
permite la interface digital de las salidas del microcontrolador
con los interruptores de potencia en el puente trifsico (Figura 1).
Para este fin se hace uso de opto-acopladores de alta velocidad
6n135, los cuales tienen la finalidad de proveer un aislamiento
galvnico entre las etapas de control y de potencia (ver Figura 5).
Este opto-acoplador consta de un diodo emisor integrado a un
fotoreceptor que provee 2500Vrms de aislamiento elctrico entre
entrada y salida. La conexin de separacin para el colector del
transistor y la salida del fotodiodo mejora la aceleracin a cientos
de veces ms que la de un opto-acoplador convencional, reduciendo la
capacitancia de base-colector. Para el ptimo funcionamiento del
opto-acoplador se requiere como mnimo una corriente de 100mA a la
entrada del fotodiodo (pines 2 y 3), por lo cual se refuerzan las
seales provenientes del microcontrolador Qi haciendo uso de una
Figura 3. Voltajes de Salida del Inversor SPWM para Carga
Resistiva.
C. Implementacin Fsica del Esquema SPWM El microcontrolador
fabricado por Microchip PIC16F819 [7],[8] dispone de un
temporizador de 16 bits y un convertidor analgico-digital de 10
bits, adems de la rpida ejecucin de instrucciones (5 MIPS). Lo cual
simplifica la topologa del sistema de control, reduciendo al mnimo
la cantidad de circuitos adicionales. Es posible entonces programar
tanto la frecuencia como la amplitud de operacin del inversor
mediante parmetros analgicos proporcionados por los cursores de un
par de potencimetros. stos voltajes de referencia son aplicados a 2
entradas del microcontrolador que se encuentran internamente
multiplexadas al convertidor AD de 10 bits. Los canales son
muestreados por software cada vez que concluye un ciclo de trabajo
de la fase de referencia. Debido al principio de operacin del
sistema, la resolucin que se tiene en amplitud est limitada a 100
pasos discretos formados cada uno por una coleccin de 52 bits que
asemejan matemticamente al primer cuadrante de una funcin senoidal
cuyos armnicos del 2 al 22 son tericamente cero. Cada paso de
amplitud se codifica en cuatro palabras de 14 bits. La posibilidad
de almacenar palabras de 14 bits an cuando se trata de una
procesador de 8 bits permite reducir significativamente el espacio
de memoria de programa
configuracin emisor-seguidor utilizando un transistor 2n2222.
Ahora, por la configuracin utilizada en el receptor, se obtiene la
seal de entrada pero en forma negada. As pues, se requiere volver a
negarla, para tal propsito utilizamos una configuracin inversora
utilizando el mismo transistor 2n2222. El emisor de este ltimo
transistor se utiliza para polarizar la unin compuerta-fuente (Gi y
Si) de los interruptores activos en el puente inversor
trifsico.
implementacin analgica del mismo circuito. Adems, es importante
recalcar que la amplitud y frecuencia del voltaje de salida se
pueden controlar independientemente por medio de 2 voltajes de
referencia de [0,5V] en el microcontrolador.
Qi Gi
Figura 7. Implementacin Fsica del Inversor Trifsico.
SiFigura 5. Esquema del Circuito de Acoplamiento
V. RESULTADOS EXPERIMENTALES Para finalizar; sometimos el
convertidor trifsico a pruebas con carga resistiva e
inductiva-resistiva. Se tomaron mediciones de voltaje entre fase y
fase, y de corriente por fase de salida. Las mediciones fueron
obtenidas por medio de un Analizador de Calidad de Energa FLUKE 43B
y mostradas a continuacin. A. CARGA RESISTIVA Para esta prueba se
utilizaron 3 pares de focos de 150W cada uno, conectado en
configuracin estrella la carga. El voltaje de alimentacin de CD se
fij a 130 V. En la Figura 8 se muestra la salida de voltaje y
corriente para un ndice de modulacin M=1 y fo=60 Hz., y en Figura 9
se reduce el ndice de modulacin a aproximadamente 50% (M=0.5).
IV. CIRCUITO DE POTENCIA Ahora, a partir de una fuente de CD
constante se debe generar un voltaje trifsico equilibrado a partir
de la conmutacin de los 6 interruptores en el puente trifsico. Para
ello se controlan 6 MOSFETs de potencia (IRFP 360, VDSS=400V,
ID=23A, td(on)=18ns, td(off)=100ns) los cuales tienen la capacidad
de conmutado rpido a parte de soportar rangos de voltajes altos. El
voltaje de CD a la entrada del puente inversor, se obtiene por
medio de un puente de diodos monofsico y un filtro capacitivo de
3400 F / 250V. En la Figura 6 puede apreciarse el esquema elctrico
de dicho circuito, donde Gi y Si (i=1,...,6) representan las
conexiones de compuerta y fuente para cada MOSFET.
Figura 6. Esquema del Circuito de Potencia.
El circuito implementado del inversor trifsico se muestra en la
Figura 7. En este figura se puede apreciar que gracias a la
utilizacin del microcontrolador PIC16F819 se pudo reducir las
dimensiones fsicas del circuito final, comparando con una
Figura 8. (Superior) Voltaje de Salida entre Fase y Fase y
(Inferior) Corriente por Fase para Carga Resistiva, y M=1, fo=60
Hz.
Figura 9. (Superior) Voltaje de Salida entre Fase y Fase y
(Inferior) Corriente por Fase para Carga Resistiva, y M=0.5, fo=60
Hz.
Figura 11. (Superior) Voltaje de Salida entre Fase y Fase y
(Inferior) Corriente por Fase para Carga Resistiva-Inductiva, M=1,
fo=60 Hz.
Finalmente se increment la frecuencia de salida a fo=122 Hz con
M=1.0, y se tomaron nuevamente las lecturas, ver Figura 10.
VI. CONCLUSIONES Y COMENTARIOS FINALES En este artculo se
presenta el diseo de un inversor trifsico unipolar. El diseo se
divide en 3 etapas: control, acoplamiento y potencia. Cada una de
estas etapas se detalla en el artculo. La base general del patrn de
conmutacin en el inversor es la modulacin SPWM. Esta modulacin fue
implementada en un microcontrolador PIC16F819, en el cual se pueden
variar la amplitud y frecuencia del voltaje de salida
independientemente por medio de 2 voltajes de referencia. En el
diseo final estos voltajes se ajustaron a travs de potenciometros
individuales. Los resultados experimentales muestran que el
circuito final es capaz de variar la frecuencia y magnitud del
voltaje trifsico de salida para cargas resistivas e inductivas.
VII. REFERENCIAS[1] H. Rashid, Muhammad. Electrnica de Potencia,
circuitos, dispositivos y aplicaciones, 2 ed., Prentice Hall.,
1995. J.M. Benavent Garca, A. Abelln G., E. Figueres A. Electrnica
de Potencia, teora y aplicaciones, 1 ed. Alfaomega, 2000. R.
Krishnan, Electric Motor Drives: Modeling, Anlisis and Control,
Prentice-Hall, 2001. D. Lancaster, Steplocked Magic Sinewaves,
http://www.tinaja.com/glib/stepsynt.pdf. D. Lancaster, Magic
Sinewaves, http://tinaja.com/magsn01.asp. T.J. Maloney. Electrnica
Industrial Moderna, Prentice Hall, 1997. MICROCHIP PIC16F818/819
Data Sheet,
http://www.microchip.com/download/lit/pline/picmicro/families/16f8xx/
39598d.pdf. J.M. Angulo Usategui, S. Romero Yesa e I. Angulo
Martnez, Microcontroladores PIC: Diseo prctico de aplicaciones,
McGraw Hill, 2000.
Figura 10. (Superior) Voltaje de Salida entre Fase y Fase y
(Inferior) Corriente por Fase para Carga Resistiva, y M=1, fo=122
Hz.
[2] [3] [4] [5] [6] [7] [8]
B. CARGA RESISTIVA-INDUCTIVA En esta prueba se aplic el voltaje
de salida del inversor trifsico a un motor de induccin conectado en
estrella. El motor es marca SIEMENS (diseo NEMA) Tipo IRA3 0544YK31
Serie L95. As, en la Figura 11 se muestra el voltaje de salida
entre fase y fase y la corriente respectiva para M=1.0 y fo=60Hz.
En esta figura se aprecia el efecto inductivo de la carga en la
corriente, ya que filtra los armnicos de orden superior resultando
en una forma de onda senoidal prcticamente pura.
VIII. BIOGRAFASMiguel Medelln Reyes naci en San Luis Potos el 13
de noviembre de 1978. Ingres a la carrera de Ingeniero Electrnico
de la Facultad de Ciencias de la
UASLP en Agosto de 1999, y se encuentra cursando su ltimo
semestre de licenciatura. Sus intereses abarcan instrumentacin
electrnica, robtica y electrnica de potencia. Armando Rodrguez
Almendarez naci en San Luis Potos el 6 de septiembre de 1980.
Ingres a la carrera de Ingeniero Electrnico de la Facultad de
Ciencias de la UASLP en Agosto de 1998, y se encuentra actualmente
realizando su tesis recepcional (Control de Velocidad
Retroalimentado para un Motor de Induccin). Sus intereses abarcan
electrnica de potencia, control de motores, microcontroladores e
instrumentacin electrnica. Daniel U. Campos Delgado naci en San
Luis Potos el 14 de octubre de 1973. En 1996 recibi el ttulo de
Ingeniero Electrnico de la UASLP. Realiz la Maestra (1999) y
Doctorado (2001) en Ingeniera Elctrica en Louisiana State
University A partir de agosto de 2001 es ProfesorInvestigador de la
Facultad de Ciencias (UASLP). Desde 1999 es miembro de la IEEE en
las Sociedades de Control y Electrnica Industrial. Sus intereses
abarcan electrnica de potencia, sistemas de control, control
robusto, y control tolerante a fallas.