Original por Ayman Wahba Circuitos Lógicos Circuitos Lógicos DCC-IM/UFRJ Prof. Gabriel P. Silva Introdução ao Introdução ao VHDL VHDL
Original por Ayman Wahba
Circuitos LógicosCircuitos LógicosDCC-IM/UFRJ
Prof. Gabriel P. Silva
Introdução aoIntrodução aoVHDLVHDL
VHDL
• É uma linguaguem de descrição de “hardware”, ou seja, uma forma estruturada para a descrição de circuitos digitais.
• Essa linguagem permite que o circuito eletrônico seja descrito com sentenças, tais como em uma linguagem de programação, possibilitando que seja simulado e sintetizado, isto é, transformado em portas lógicas.
• Very High Speed ASIC Description Language
História do VHDL
*1981: Iniciada pelo Departamento de Defesa dos EUA para resolver a crise do ciclo de vida dos projetos eletrônicos.
* 1983-85: Desenvolvimento da linguagem básica pela empresa Intermetrics, IBM e Texas Instruments.
* 1986: Todos os direitos transferidos para o IEEE.
* 1987: Publicação do padrão IEEE – VHDL 87.
* 1994: Padrão revisado (VHDL 93)
Porquê VHDL?
Aumenta dramaticamente a sua produtividade.
É uma forma muito mais rápidapara projetar circuitos digitais.
Porquê VHDL?
Permite que o mesmo código sejausado com diversas tecnologias.
Isso garante portabilidade e longevidade para seu projeto.
Porquê VHDL?
É possível testar o seu código em diversos níveis, garantindo maior
confiabilidade nos resultados.
Como o VHDL é Utilizado?
* Para a especificação do projeto;
* Para a captura do projeto;
* Para a simulação do projeto;
* Para documentação do projeto;
* Como uma alternativa ao esquemático;
* Como uma alternativa às linguagens proprietárias.
VHDL
• Em realidade o VHDL permite que um circuito seja descrito tanto no eixo estrutural como no eixo comportamental (funcional).
• Quanto maior for o nível de abstração, mais dependente das ferramentas de síntese fica o projeto.
• Em contrapartida, mais flexível é a sua aplicação e possibilita o uso de diversas tecnologias com que pode ser implementado.
Domínios de Descrição de um Circuito
DomínioEstrutural
Domínio Funcional
Domínio Físico ou Geométrico
Nível de Abstração
Modelos VHDL
Nível Alto de Abstração
Nível Baixo de Abstração
Diagrama-Y de Gajski & Kahn
FuncionalEstrutural
Geométrico
Polígonos
“Sticks”
Células Padrão
Diagrama em Blocos
Domínios e Níveis de Modelagem
Diagrama-Y de Gajski & Kahn
Domínios e Níveis de Modelagem
FuncionalEstrutural
Geométrico
Processador-Memória
Register-Transfer
Porta
Transistor
Diagrama-Y de Gajski & Kahn
Domínios e Níveis de Modelagem
FuncionalEstrutural
Geométrico
Algoritmo(comportamental)(
Register-TransferLanguage (RTL)L
Equação Booleana
Equação Diferencial
Diagrama-Y de Gajski & Kahn
Metodologia Básica de ProjetoRequisitos
Código VHDL
Portas Lógicas
Síntese
Simulação
ASIC ou FPGA
Modelo de Temporização
Posicionamento e Roteamento
* Problema:Projetar um meio somador de um bit
com vai_um e habilita.* Especificações: - Passa o resultado apenas se habilita for igual a '1'. - Resultado é zero se habilita for igual a '0'. - Resultado recebe x + y - Vai_um recebe o vai_um, se houver, de x + y
Meio Somador xy
habilita
vai_um
resultado
Exemplo de Processo de Projeto
* Iniciando com um algoritmo, uma descrição de alto nível do somador é criada:
* O modelo pode ser agora simulado nesse nível de descrição para verificar o correto entendimento do problema.
Meio Somador
x
yhabilita
vai_um
resultado
IF habilita = 1 THENresultado = x XOR yvai_um = x AND y
ELSEvai_um = 0resultado = 0
Projeto Comportamental
* Com a descrição de alto nível confirmada, equações lógicas descrevendo o fluxo de dados são então criadas.
* Novamente, o modelo pode ser simulado neste nível para confirmar as equações lógicas.
(x AND y) AND habilita(x'y OR xy') AND habilita
xy
habilita
vai_um
resultado
vai_um = (x AND y) AND habilitaresultado = (x'y OR xy') AND habilita
Projeto Fluxo de Dados
* Finalmente, uma descrição estruturada é criada no nível de portas.
* Essas portas podem ser obtidas deuma biblioteca de componentes.
Projeto Lógico
X
Y
XY
Habilita
Vai-um
Resultado
* Suporte para sentenças concorrentes:- no projeto real de sistemas digitais todos
os elementos do sistema estão ativos simultaneamente e realizam suas tarefas ao mesmo tempo
* Suporte para Bibliotecas:- Primitivas definidas pelo usuário e
pré-definidas pelo sistema podem residir em uma biblioteca.
* Sentenças Seqüenciais- Dá controle sequencial como em um progama
comum (isto é, case, if-then-else, loop, etc.)
Características do VHDL
* Suporte a Projeto Hierárquico
* Projeto Genérico:- Descrições genéricas são configuráveis em
tamanho, características físicas, temporização, condições de operação, etc.
* Uso de subprogramas:- Habilidade de definir e usar funções e procedimentos;- Subprogramas são utilizados para a conversão
explícita de tipos, redefinição de operadores, etc.
Características do VHDL
* Declaração de tipo e uso:
- uma linguagem de descrição de hardware em vários níveis de abstração não pode estar limitadas a tipos de dados como Bit ou Booleanos.
- o VHDL permite tipos inteiros, de ponto flutuante, enumerados, assim como tipos definidos pelos usuários.
- possibilidade de definição de novos operadores para os novos tipos.
Características do VHDL
* Controle de Temporização:- Habilidade para especificar temporização
em todos os níveis. - Esquema de distribuição do sinal de relógio
é totalmente por conta do usuário, já que a linguagem não tem um esquema pré-definido para isso. - Construções para detecção de rampa do sinal (subida ou descida), especificação de atraso, etc. estão disponíveis.
* Independente de Tecnologia
Características do VHDL
Processo de Projeto VHDL
Entitade
Arquitetura 1(comportamental)(
Arquitetura 2(fluxo de dados)(
Arquitetura 3(estrutural)(
* Uma declaração de entidade (ENTITY) descreve a interface do componente.
* Uma cláusula PORT indica as portas de entrada e saída.
* Uma entidade pode ser pensada com um símbolo para um componente.
Declaração de Entidade
Entidade● Define entradas e saídas● Exemplo:
Entity test isPort ( A,B,C,D: in std_logic;
E: out std_logic);End test;
Entradas e Saídas
Chip
A
B
C
D
E
ENTITY meio_somador IS PORT (x, y, habilita: IN bit; vai_um, resultado: OUT bit); END meio_somador;
Meio Somador
xy
habilita
vai_um
resultado
Declaração de Entidade
* Uma declaração de porta (PORT) estabelece a interface entre o componente e o mundo externo
* Há três partes na declaração PORT - Nome - Modo - Tipos de Dados
Declaração de Porta
ENTITY teste ISPORT (<nome> : <modo> <tipos_dados>);
END test;
Qualquer identificador legal em VHDL
Nome
* Apenas letras, dígitos e sublinhados podem ser usados;* O primeiro caracetere deve ser uma letra;* O último caractere não pode ser um sublinhado;* Não são permitidos dois sublinhados consecutivos.
Nomes Legais Nomes Ilegais rs_clk _rs_clk ab08B sinal#1
A_1023 A__1023rs_clk_
Nome
● Não é sensível à “Caixa Alta ou Baixa”– inputa, INPUTA e InputA se referem à mesma
variável.● Comentários– ‘--’ marca um comentário até o final da linha atual– Se você deseja comentar múltiplas linha, um ‘--’
precisa ser colocado no início de cada linha. ● As sentenças são terminadas por ‘;’● Atribuição de valores aos sinais: ‘<=’● Atribuição de valores às variáveis: ‘:=’
* O modo da porta de interface descreve o sentido do fluxo de dados tomando com referência o componente.* Os cinco tipos de fluxo de dados são: - IN: os dados entram nesta porta e podem apenas ser lidos (é o padrão). - OUT: os dados saem por essa porta e podem apenas serem escritos. - BUFFER: similar a Out, mas permite realimentação interna. - INOUT: o fluxo de dados pode ser em qualquer sentido, com qualquer número de fontes permitido (barramento) - LINKAGE: o sentido do fluxo de dados é deconhecido
Modo de Porta
* Os tipos de dados que passam através de uma porta devem ser especificados para completar a interface.
* Os dados podem ser de diferentes tipos, dependendo do pacote e bibliotecas utilizados.
* Alguns tipos de dados definidos no padrão IEEE são:
● Bit, Bit_vector● Boolean● Integer● std_ulogic, std_logic
Tipos de Dados
• bit values: '0', '1' • boolean values: TRUE, FALSE • integer values: -(231) to +(231 – 1)• std_logic values: 'U','X','1','0','Z','W','H','L','-'
U' = uninitialized'X' = unknown'W' = weak 'X‘'Z' = floating'H'/'L' = weak '1'/'0‘'-' = don't care
● std_logic_vector (n downto 0);● std_logic_vector (0 upto n);
Tipos de Dados
* Declarações do tipo Architecture descrevem a operação do componente.
* Muitas arquiteturas podem existir para uma mesma entidade, mas apenas pode haver uma delas ativa por vez.
Architecture
Architecture● Define a funcionalidade
do circuito
X <= A AND B; Y <= C AND D; E <= X OR Y;
ChipA
B
C
D
EX
Y
ARCHITECTURE behavior1 OF meio_somador ISBEGIN PROCESS (habilita, x, y) BEGIN IF (habilita = '1') THEN resultado <= x XOR y; vai_um <= x AND y; ELSE vai_um <= '0'; resultado <= '0'; END PROCESS;END behavior1;
Architecture Body # 1
ARCHITECTURE data_flow OF meio_somador ISBEGIN
vai_um <= (x AND y) AND habilita;resultado <= (x XOR y) AND habilita;
END data_flow;
Architecture Body # 2
Architecture Body # 3
* Para fazer a arquitetura estrutural, nós precisamos primeiro definir as portas a serem utilizadas.
* No exemplo a seguir, nós precisamos definir as portas NOT, AND, e OR.
X
Y
XY
Habilita
Vai-um
Resultado
Architecture Body # 3
ENTITY not_1 ISPORT (a: IN bit; output: OUT bit);
END not_1;
ARCHITECTURE data_flow OF not_1 ISBEGIN
output <= NOT(a);END data_flow;
ENTITY and_2 ISPORT (a,b: IN bit; output: OUT bit);
END not_1;
ARCHITECTURE data_flow OF and_2 ISBEGIN
output <= a AND b;END data_flow;
Architecture Body # 3 A
ENTITY or_2 ISPORT (a,b: IN bit; output: OUT bit);
END or_2;
ARCHITECTURE data_flow OF or_2 ISBEGIN
output <= a OR b;END data_flow;
ENTITY and_3 ISPORT (a,b,c: IN bit; output: OUT bit);
END and_3;
ARCHITECTURE data_flow OF and_3 ISBEGIN
output <= a AND b AND c;END data_flow;
ARCHITECTURE structural OF meio_somador IS COMPONENT and2 PORT(a,b: IN bit; output: OUT bit); END COMPONENT; COMPONENT and3 PORT(a,b,c: IN bit; output: OUT bit); END COMPONENT; COMPONENT or2 PORT(a,b: IN bit; output: OUT bit); END COMPONENT; COMPONENT not1 PORT(a: IN bit; output: OUT bit); END COMPONENT;
FOR ALL: and2 USE ENTITY work.and_2(dataflow); FOR ALL: and3 USE ENTITY work.and_3(dataflow); FOR ALL: or2 USE ENTITY work.or_2(dataflow); FOR ALL: not1 USE ENTITY work.not_2(dataflow);
SIGNAL v,w,z,nx,nz: BIT;
BEGIN c1: not1 PORT MAP (x,nx); c2: not1 PORT MAP (y,ny); c3: and2 PORT MAP (nx,y,v); c4: and2 PORT MAP (x,ny,w); c5: or2 PORT MAP (v,w,z); c6: and2 PORT MAP (habilita,z,result); c7: and3 PORT MAP (x,y,habilita,vai_um);END structural;
Architecture Body # 3A
X
Y
XY
Habilita
Vai-um
Resultado
Port Map
Chip1 : Chip_APort map (A,B,C,X,Y);
Chip2 : Chip_BPort map (X,Y,D,E);
Chip_A
A
B
CD
Chip_B E
X
Y
Exemplo Port Map
LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;
ENTITY TEST ISPORT (A,B,C,D : IN STD_LOGIC;
E : OUT STD_LOGIC);END TEST;
ARCHITECTURE BEHAVIOR OF TEST IS
SIGNAL X,Y : STD_LOGIC;
COMPONENT Chip_APORT (L,M,N : IN STD_LOGIC;
O,P : OUT STD_LOGIC);END COMPONENT;
COMPONENT Chip_BPORT (Q,R,S : IN STD_LOGIC;
T : OUT STD_LOGIC);END COMPONENT;
BEGIN
Chip1 : Chip_APORT MAP (A,B,C,X,Y);
Chip2 : Chip_BPORT MAP (X,Y,D,E);
END BEHAVIOR;
Exemplo ANDE
z
v
w
entity and2 isport ( a, b : in bit; y : out bit );
end entity and2;
architecture basic of and2 isbegin
and2_behavior : process isbegin
y <= a and b after 2 ns;wait on a, b;
end process and2_behavior;end architecture basic;
Somador de 1 bit
z
v
w
EntitadeGenérica Portas
Arquitetura Arquitetura Arquitetura(estrutural)
SentençasConcorrentes
SentençasConcorrentes
Processo
SentençasSeqüenciais
Resumo
* Objetos de Dados* Tipos de Dados* Tipos e Subtipos* Atributos* Sentenças Concorrentes e Sequenciais* Procedimetos e Funções* Pacotes e Bibliotecas* Generics* Tipos de Atraso
VHDL
* Há quatro tipos de objetos em VHDL:
- Constantes - Sinais - Variáveis - Arquivos
* Declarações de arquivo tornam um arquivo disponível para uso em um projeto.*Arquivos podem ser abertos para leitura e escrita.* Arquivos fornecem um maneira de um projeto em VHDL se comunicar com o ambiente do computador hospedeiro.
Objetos em VHDL
*Aumentam a legibilidade do código
*Permitem fácil atualização
Constantes
CONSTANT <constant_name> : <type_name> := <value>;
CONSTANT PI : REAL := 3.14;CONSTANT WIDTH : INTEGER := 8;
* Sinais são utilizados para comunicação entre componentes.
* Sinais podem ser interpretados com fios físicos, reais.
SIGNAL <nome_sinal> : <tipo> [:= <valor>];
SIGNAL enable : BIT;SIGNAL output : bit_vector(3 downto 0);SIGNAL output : bit_vector(3 downto 0) := "0111";
Sinais
* Variáveis são usadas apenas em processos e subprogramas (funções e procedimentos)
* Variáveis usualmente não estão disponíveis para múltiplos componentes e processos
* Todas as atribuições de variáveis tem efeito imediato.
VARIABLE <nome_variavel> : <tipo> [:= <valor>];
VARIABLE opcode : BIT_VECTOR (3 DOWNTO 0) := "0000";VARIABLE freq : INTEGER;
Variáveis
* Uma diferença fundamental entre variáveis e sinais é o atraso da atribuição
Sinais x Variáveis
Time a b c out_1 out_2
0 0 1 1 1 0 1 1 1 1 1 0 1+d 1 1 1 0 0
ARCHITECTURE signals OF test IS SIGNAL a, b, c, out_1, out_2 : BIT;BEGIN PROCESS (a, b, c) BEGIN out_1 <= a NAND b; out_2 <= out_1 XOR c; END PROCESS;END signals;
ARCHITECTURE variables OF test IS SIGNAL a, b, c: BIT; VARIABLE out_3, out_4 : BIT;BEGIN PROCESS (a, b, c) BEGIN out_3 := a NAND b; out_4 := out_3 XOR c; END PROCESS;END variables;
Time a b c out_3 out_4
0 0 1 1 1 0 1 1 1 1 0 1
Sinais x Variáveis
* O VHDL limita a visibilidade dos objetos, dependendo de onde eles são declarados.
* O escopo dos objetos é definido como a seguir:
- Objetos declarados em um pacote são globais para todas as entidades que usam aquele pacote. - Objetos declarados em uma entidade são globais para todas as arquiteturas que utilizam aquela entidade.
Escopo dos Objetos
- Objetos declarados em um arquitetura são disponíveis a todas as sentenças naquela arquitetura.
- Objetos declarados em um processo são disponíveis apenas para aquele processo.
* Regras de escopo se aplicam a constantes, variáveis, sinais e arquivos.
Escopo dos Objetos
Tipos de Dados
Tipos
Access Compostos
Array RecordEscalares
Inteiros Reais Enumerados Físicos
* Tipos Inteiros - A variação mínima definida pelo padrão é:
-2,147,483,647 a +2,147,483,647
Tipos Escalares
ARCHITECTURE test_int OF test ISBEGIN
PROCESS (X)VARIABLE a: INTEGER;BEGIN
a := 1; -- OKa := -1; -- OKa := 1.0; -- bad
END PROCESS;END TEST;
* Tipos Reais - A faixa mínima definida pelo padrão é: -1.0E38 a +1.0E38
Tipos EscalaresT
ARCHITECTURE test_real OF test ISBEGIN
PROCESS (X)VARIABLE a: REAL;BEGIN
a := 1.3; -- OKa := -7.5; -- OKa := 1; -- bada := 1.7E13; -- OKa := 5.3 ns; -- bad
END PROCESS;END TEST;
* Tipos Enumerados - É uma faixa de valores definida pelo usuário
Tipos EscalaresT
TYPE binary IS ( ON, OFF );....ARCHITECTURE test_enum OF test ISBEGIN
PROCESS (X)VARIABLE a: binary;BEGIN
a := ON; -- OK .....a := OFF; -- OK....
END PROCESS;END TEST;
* Tipos Físicos: - Podem ter os valores definidos pelo usuário.
TYPE resistence IS RANGE 0 to 1000000UNITS
ohm; -- ohmKohm = 1000 ohm; -- 1 KMohm = 1000 kohm; -- 1 M
END UNITS;
- Unidades de tempo são os únicos tipos físicos pré-definidos em VHDL.
Tipos EscalaresT
As unidades de tempo pré-definidas são:
TYPE TIME IS RANGE -2147483647 to 2147483647UNITS
fs; -- femtosegundo ps = 1000 fs; -- picosegundo ns = 1000 ps; -- nanosegundo us = 1000 ns; -- microsegundo ms = 1000 us; -- millisesegundo sec = 1000 ms; -- segundo min = 60 sec; -- minuto hr = 60 min; -- horaEND UNITS;
Tipos EscalaresT
* Tipo Array: - Usados para colecionar um ou mais elementos de um mesmo tipo em uma única construção. - Elementos podem ser de qualquer tipo VHDL.
TYPE data_bus IS ARRAY (0 TO 31) OF BIT;0 ...element numbers...310 ...array values...1
SIGNAL X: data_bus;SIGNAL Y: BIT;
Y <= X(12); -- Y recebe o valor do 13o elemento
Tipos CompostosT
* Outro exemplo de vetor uni-dimensional (usando a ordenação DOWNTO)
* A palavra DOWNTO ordena os elementos da esquerda para a direita, com elementos de índice decrescente.
TYPE register IS ARRAY (15 DOWNTO 0) OF BIT;15 ...element numbers... 00 ...array values... 1
Signal X: register;SIGNAL Y: BIT;Y <= X(4); -- Y recebe o valor do 5o elemento
Tipos CompostosT
* Arranjos bi-dimensionais são úteis para a descrição de tabelas da verdade.
TYPE truth_table IS ARRAY(0 TO 7, 0 TO 4) OF BIT;CONSTANT full_adder: truth_table := (
"000_00","001_01","010_01","011_10","100_01","101_10","110_10","111_11");
Tipos CompostosT
* Tipos Record - Usados para colecionar um ou mais elementos de diferentes tipos em uma única construção - Elementos podem ser qualquer tipo VHDL - Os elementos são acessados através no nome do campo
TYPE binary IS ( ON, OFF );TYPE switch_info ISRECORD
status : binary;IDnumber : integer;
END RECORD;VARIABLE switch : switch_info;
switch.status := on; -- estado da chaveswitch.IDnumber := 30; -- número da chave
Tipos CompostosT
* Access
- Similar aos ponteiros em outras linguagens
- Permitem a alocação dinâmica de memória
- Úteis para a implementação de filas, fifos, etc.
Tipo Access
* Subtipos - Permitem o uso de restrições definidas pelo usuário em um certo tipo de dado. - Podem incluir a faixa inteira de um tipo básico - Atribuições que estão fora da faixa definida resultam em um erro.
Subtipos
SUBTYPE <name> IS <base type> RANGE <user range>;
SUBTYPE first_ten IS integer RANGE 1 to 10;
Subtipos
SUBTYPE byte IS bit_vector(7 downto 0)
signal x_byte: byte;signal y_byte: bit_vector(7 downto 0);
IF x_byte = y_byte THEN ...
TYPE byte IS bit_vector(7 downto 0);
signal x_byte: byte;signal y_byte: bit_vector(7 downto 0);
IF x_byte = y_byte THEN ...
O compilador gera umerro.
O compilador não geranenhum erro.
Somador de 4 bitsS
z
v
w
* O VHDL tem diversos tipos de dados disponíveis para o projetista.* Tipos enumerados são definidos pelo usuário* Tipos físicos representam quantidades físicas* Os arranjos contém um número de elementos do mesmo tipo ou subtipo.* Os records podem conter um número de elementos de diferentes tipos ou subtipos. * O tipo access é basicamente um ponteiro. * Subtipos são restrições definidas pelo usuário para um tipo básico.
Resumo
* Atributos definidos na linguagem retornam informação sobre certos tipos em VHDL.
- Tipos, subtipos - Procedimentos, funções
- Sinais, variáveis,constantes- Entidades, arquiteturas, configurações,
pacotes - Componentes* O VHDL tem diversos atributos pré-definidos que são úteis para o projetista.
* Atributos podem ser definidos pelo usuários para lidar com registros definidos pelo usuário, etc.
Atributos
* A forma geral de um atributo é:
Atributos de Sinal
<nome> ' <identificador_de_atributo>
* Alguns exemplos de atributos de sinal
X'EVENT -- avaliado como VERDADEIRO quando um evento no sinal X acabou de ocorrer
X'LAST_VALUE – retorna o último valor do sinal X
X'STABLE(t) – avaliado com VERDADEIRO quando nenhum evento ocorrreu no sinal X há pelo menos t segundos.
'LEFT – retorna o valor mais a esquerda de um tipo
'RIGHT -- retorna o valor mais a direita de um tipo
'HIGH -- retorna o maior valor de um tipo
'LOW -- retorna o menor valor de um tipo
'LENGTH – retorna o número de elementos de um vetor
'RANGE – retorna a faixa de valores de um vetor
Atributos
Exemplos de Atributos
TYPE count is RANGE 0 TO 127;TYPE states IS (idle, decision,read,write);TYPE word IS ARRAY(15 DOWNTO 0) OF bit;
count'left = 0 states'left = idle word'left = 15count'right = 127 states'right = write word'right = 0count'high = 127 states'high = write word'high = 15count'low = 0 states'low = idle word'low = 0count'length = 128 states'length = 4 word'length = 16
count'range = 0 TO 127word'range = 15 DOWNTO 0
* Este exemplo mostra como atributos podem ser usados na descrição de um registrador de 8 bits.* Especificações
- Disparado na subida do relógio - Armazena apenas se ENABLE for alto.
- Os dados tem um tempo de “setup” de 5 ns.
Exemplo de Registrador
ENTITY 8_bit_reg ISPORT (enable, clk : IN std_logic;
a : IN std_logic_vector (7 DOWNTO 0); b : OUT std_logic_vector (7 DOWNTO 0);
END 8_bit_reg;
* Um sinal do tipo std_logic pode assumir os seguintes valores: 'U', 'X', '0', '1', 'Z', 'W', 'L', 'H', or '-'* O uso de 'STABLE detecta violações de “setup”
ARCHITECTURE first_attempt OF 8_bit_reg IS BEGIN PROCESS (clk) BEGIN IF (enable = '1') AND a'STABLE(5 ns) AND (clk = '1') THEN b <= a; END IF; END PROCESS; END first_attempt;
* O que acontece se clk for 'X'?
Exemplo de Registrador
* O uso de 'LAST_VALUE assegura que o relógio está saindo de um valor '0'
ARCHITECTURE behavior OF 8_bit_reg ISBEGIN
PROCESS (clk)BEGIN
IF (enable ='1') AND a'STABLE(5 ns) AND (clk = '1') AND (clk'LASTVALUE = '0') THEN b <= a;
END IF;END PROCESS;
END behavior;
Exemplo de Registrador
* O VHDL provê dois tipos de execução: Sequencial e Concorrente.
* Tipos diferentes de execução são úteis para a modelagem de circuitos reais.
* As sentenças sequenciais enxergam os circuitos do ponto de vista do programador.
* As sentenças concorrentes tem ordenação independente e são assíncronas.
Sentenças Seqüenciais e Concorrentes
Sentenças Concorrentes
Três tipos de sentenças concorrentesusados em descrições de fluxo de dados
Equações Booleanas when-elsewith-select-when
Para atribuiçõesconcorrentes desinais
Para atribuiçõesseletivas de sinais
Para atribuições condicionais desinais
Equações Booleanas
entity control is port(mem_op, io_op, read, write: in bit; memr, memw, io_rd, io_wr:out bit);end control;
architecture control_arch of control isbegin
memw <= mem_op and write;memr <= mem_op and read;io_wr <= io_op and write;io_rd <= io_op and read;
end control_arch;
With-select-when
entity mux is port(a,b,c,d: in std_logic_vector(3 downto 0); s: in std_logic_vector(1 downto 0); x: out std_logic_vector(3 downto 0));
end mux;
architecture mux_arch of mux isbeginwith s select
x <= a when "00",b when "01",c when "10",d when others;
end mux_arch;
with-select-when
architecture mux_arch of mux isbeginwith s select
x <= a when "00",b when "01",c when "10",d when "11","--" when others;
end mux_arch;
Possíveis valoresde s
when-else
architecture mux_arch of mux isbegin
x <= a when (s = "00") elseb when (s = "01") elsec when (s = "10") elsed;
end mux_arch;Pode ser qualquer condiçãosimples
Operadores Lógicos
AND OR NAND
XOR XNOR NOT
* Pré-definidos para os tipos:- Bit e boolean.- Vetores unidimensionais de bits e boolean.
* Operadores lógicos NÃO TEM ordem de precedência:X <= A or B and C
resultará em erro de compilação.
Operadores Relacionais
* Usados para testar igualdade, diferença e ordenamento.
* (= and /=) são definidos para todos os tipos.
* (<, <=, >, and >=) são definidos para tipos escalares.
* Os tipo de operando em uma operação relacional devem ser iguais.
=
/= >=
<=
>
<
Operadores Aritméticos
Operadores de Adição
Operadores de Multiplicação
Outros
+
/ mod *
& -
rem
** abs
A ordem na qual as atribuições de sinais são feitas AFETAM o resultado.
Sentenças Seqüenciais
Sentenças seqüenciais são contidas em processos, funçõesou procedimentos.
Dentro de um processo a atribuição de um sinal é seqüencial do ponto de vista da simulação.
Exemplos
LIBRARY ieee; USE ieee.std_logic_1164.ALL;
ENTITY Reg IS PORT(Data_in : IN STD_LOGIC_VECTOR; Data_out: OUT STD_LOGIC_VECTOR; Wr : IN STD_LOGIC ; Reset : IN STD_LOGIC ; Clk : IN STD_LOGIC); END Reg;
ARCHITECTURE behavioral OF Reg IS BEGIN PROCESS(Wr,Reset,Clk) CONSTANT Reg_delay: TIME := 2 ns; VARIABLE BVZero: STD_LOGIC_VECTOR(Data_in'RANGE):= (OTHERS => '0');
Exemplos
BEGIN IF (Reset = '1') THEN Data_out <= BVZero AFTER Reg_delay; END IF;
IF (Clk'EVENT AND Clk = '1' AND Wr = '1') THEN Data_out <= Data_in AFTER Reg_delay; END IF; END PROCESS; END behavioral;
architecture behav of eqcomp isbegin comp: process (a,b) begin equals <= '0'; if a = b then equals <= '1'; end if; end process comp;end behav;
Processo
* Um processo é uma contrução em VHDL que guarda algoritmos
* Um processo tem uma lista de sensibilidade que identifica os sinais cuja variação irão causar a execução do processo.
Rótulo opcional Lista de sensibilidade
ProcessoO uso do comando wait
Proc1:process (a,b,c)begin x <= a and b and c;end process;
Proc2:processbegin x <= a and b and c; wait on a, b, c;end process;
Equivalentes
Sentenças Seqüenciais
Quatro tipos de sentenças seqüenciais são usadas em descrições comportamentais
if-then-else for-loopcase-when while-loop
if-then-else
signal step: bit;signal addr: bit_vector(0 to 7); . . .p1: process (addr) begin if addr > x"0F" then step <= '1'; else step <= '0'; end if; end process;
signal step: bit;signal addr: bit_vector(0 to 7); . . .p2: process (addr) begin if addr > x"0F" then step <= '1'; end if; end process;
P2 tem uma memória implícita
if-then-else
architecture mux_arch of mux isbeginmux4_1: process (a,b,c,d,s) begin if s = "00" then x <= a; elsif s = "01" then x <= b; elsif s = "10" then x <= c; else x <= d; end if; end process;end mux_arch;
case - when
case present_state is when A => y <= '0'; z <= '1'; if x = '1' then next_state <= B; else next_state <= A; end if; when B => y <= '0'; z <= '0'; if x = '1' then next_state <= A; else next_state <= B; end if;end case;
A
B
1/001/01
0/01
0/00
entradas: xsaídas: y,z
Detector de MoedaD
z
v
w
for-loop
type register is bit_vector(7 downto 0);type reg_array is array(4 downto 0) of register;signal fifo: reg_array;
process (reset)begin if reset = '1' then for i in 4 downto 0 loop if i = 2 then next; else fifo(i) <= (others => '0'); end if; end loop; end if;end process;
Reset
0 0 0 0 0 00 0
0 0 0 0 0 00 0
0 0 0 0 0 00 0
0 0 0 0 0 00 0
while-loop
type register is bit_vector(7 downto 0);type reg_array is array(4 downto 0) of register;signal fifo: reg_array;
process (reset) variable i: integer := 0;begin if reset = '1' then while i <= 4 loop if i /= 2 then fifo(i) <= (others => '0'); end if; i := i + 1; end loop; end if;end process;
Reset
0 0 0 0 0 00 0
0 0 0 0 0 00 0
0 0 0 0 0 00 0
0 0 0 0 0 00 0
* Contruções de alto nível que são comumente utilizadas para:
- Conversões de tipo- “Operator overloading”- Alternativa à instanciação de componentes- Qualquer outra definição feita pelo usuário
* Os subprogramas de uso mais freqüente são pré-definifidos nos seguintes padrões:
- IEEE 1076, 1164, 1076.3
Funções e Procedimentos
function bv2I (bv: bit_vector) return integer is variable result, onebit: integer := 0;begin myloop: for i in bv'low to bv'high loop onebit := 0; if bv(i) = '1' then onebit := 2**(i-bv'low); end if; result := result + onebit; end loop myloop; return (result);end bv2I;
FunçõesConversão de Tipo
Funções
* As sentenças dentro de uma função devem ser sequenciais.
* Os parâmetros das funções devem ser apenas de entrada e não podem ser modificados.
* Nenhum sinal novo pode ser declarado em uma função, mas as variáveis podem.
Conversão de Tipo
function inc (a: bit_vector) return bit_vector is variable s: bit_vector (a'range); variable carry: bit;begin carry := '1'; for i in a'low to a'high loop s(i) := a(i) xor carry; carry := a(i) and carry; end loop return (s);end inc;
Funções
* Funções são restritas para substituir componentes com apenas uma saída.
Componentes Simples
function "+" (a,b: bit_vector) returnbit_vector is variable s: bit_vector (a'range); variable c: bit; variable bi: integer;begin carry := '0'; for i in a'low to a'high loop bi := b'low + (i - a'low); s(i) := (a(i) xor b(bi)) xor c; c := ((a(i) or b(bi)) and c) or (a(i) and b(bi)); end loop; return (s);end "+";
FunçõesOverloading
function "+" (a: bit_vector; b: integer)return bit_vector isbegin return (a + i2bv(b,a'length));end "+";
Usando Funções
Funções podem ser definidas: * Na região declarativa de uma arquitetura (visível apenas para aquela arquitetura) * Em um pacote (package) (é visível para quem usar o pacote)
use work.my_package.allarchitecture myarch of full_add isbegin sum <= a xor b xor c_in; c_out <= majority(a,b,c_in)end;
use work.my_package.allarchitecture myarch of full_add is . . . begin sum <= a xor b xor c_in; c_out <= majority(a,b,c_in)end;
Colocamos aqui adefinição da função
Procedimentos
entity flop is port(clk: in bit;data_in: in bit_vector(7 downto 0);data_out, data_out_bar: out bit_vector(7 downto 0));
end flop;
architecture design of flop is
procedure dff(signal d: bit_vector; signal clk: bit; signal q, q_bar: out bit_vector) is begin if clk'event and clk = '1' then q <= d; q_bar <= not(d); end if; end procedure;
begin dff(data_in, clk, data_out,data_out_bar);end design;
* Usados para declarar e armazenar:- Componentes- Declarações de tipo - Funções- Procedimentos
* Pacotes (packages) e bibliotecas fornecem a habilidade de reuso das construções em várias entidades e arquiteturas.
Bibliotecas e Pacotes
* A biblioteca é um lugar no qual as unidades de projeto podem ser compiladas.
* Existem duas bibliotecas pré-definidas que são as bibliotecas IEEE e WORK.
* A biblioteca padrão IEEE contém as unidades de projeto padrão do IEEE . (por exemplo os pacotes: std_logic_1164, numeric_std).
* WORK é a biblioteca padrão.
* O VHDL só conhece a biblioteca pelo nome lógico
Bibliotecas
* Uma biblioteca é tornada visível com uso da cláusula library.
Bibliotecas
library ieee;
* Unidades de projeto dentro da biblioteca podem também ficar visíveis com o uso da cláusula use .
for all: and2 use entity work.and_2(dataflow);for all: and3 use entity work.and_3(dataflow);for all : or2 use entity work.or_2(dataflow);for all : not1 use entity work.not_2(dataflow);
* Pacotes são usados para fazer as suas construções visíveis para outras unidades de projeto.
Pacotes
Package
Package declaration Package body
(opcional)(
Packages
Package declaration
Basic declarationsSignal declarations
Attribute declarationsComponent declarations
Types, subtypes Constants SubprogramsUse clause
Declaração Package
package my_package istype binary is (on, off);constant pi : real : = 3.14;procedure add_bits3 (signal a, b, en : in bit;signal temp_result, temp_carry : out bit);
end my_package;
O corpo do procedimento é definido no "package body"
* A declaração de um pacote contém apenas as declarações de vários itens* O package body contém subprogram bodies e outras declarações que não serão usadas por outras entidades em VHDL.
Package Body
package body my_package is procedure add_bits3 (signal a, b, en : in bit; signal temp_result, temp_carry : out bit) is begin temp_result <= (a xor b) and en; temp_carry <= a and b and en; end add_bits3;end my_package;
PackageComo usar ?
* Um pacote é tornado visível com uso da cláusula use .
usa as declarações binary e add_bits3
use my_package.binary, my_package.add_bits3;... entity declaration ...... architecture declaration ...
use all para todas as declarações no pacote my_package
use my_package.all;... entity declaration ...... architecture declaration ...
Somador/Subtrator de n bits
z
v
w
Neste caso, uma propriedade genérica chamada prop_delay foi adicionada à entidade e definida como 10 ns.
Generics
* A cláusula Generics pode ser adicionada para legibilidade manutenção ou configuração
entity half_adder is generic (prop_delay : time := 10 ns); port (x, y, enable: in bit; carry, result: out bit);end half_adder;
O valor padrãoquando half_adderé usado, se nenhumoutro valor forespecificado,
Generics
architecture data_flow of half_adder isbegin
carry = (x and y) and enable after prop_delay;result = (x xor y) and enable after prop_delay;
end data_flow;
Generics G
architecture structural of two_bit_adder is component adder generic( prop_delay: time); port(x,y,enable: in bit; carry, result: out bit); end component;
for c1: adder use entity work.half_adder(data_flow); for c2: adder use entity work.half_adder(data_flow);
signal d: bit;
begin c1: adder generic map(15 ns) port map (a,b,enable,d,c); c2: adder generic map(30 ns) port map (e,d,enable,g,f);end structural;
ab
dc
30 ns
g f
enable
e
15 ns
* O atraso é criado escalonando uma atribuição de sinal para um tempo futuro
* Há dois tipos principais de atraso suportados em VHDL - Inercial (Inertial) - Transporte (Transport)
DelayInput Output
Tipos de Atraso(Delay)
* O atraso inercial é o padrão para o tipo de atraso* Ele absorve pulsos com duração menor que o atraso especificado
-- Inertial é o padrãoOutput <= not Input after 10 ns;
DelayInput Output
Inertial Delay
5 10 15 20 25 30 35
Input
Output
* Deve ser especificamente especificado pelo usuário* Passa todas as transições de entrada com atraso
-- TRANSPORT deve ser especificadoOutput <= transport not Input after 10 ns;
DelayInput Output
Transport Delay
5 10 15 20 25 30 35
Input
Output
* O VHDL é um padrão mundial para a descrição e a modelagem de circuitos lógicos.* O VHDL dá ao projetista muitas maneiras diferentes de descrever um circuito.* Ferramentas de programação estão disponíveis para projetos simples ou complexos.* Os modos de execução sequenciais e concorrentes servem para um grande variedade de necessidade de projetos. * Pacotes e bibliotecas permitem o reuso de componentes e o gerenciamento mais adequado do projeto.
Resumo
Palavras Reservadas em VHDL
VARIABLE
WAITWHENWHILEWITH
XNORXOR
RETURN
SELECTSEVERITYSIGNALSHAREDSLASLLSRASRLSUBTYPE
THENTOTRANSPORTTYPE
UNAFFECTEDUNITSUNTILUSE
OFONOPENOROTHERSOUT
PACKAGEPORTPOSTPONEDPROCEDUREPROCESSPURE
RANGERECORDREGISTERREMREPORTROLROR
ININERTIALINOUTIS
LABELLIBRARYLINKAGELITERALLOOP
MAPMOD NANDNEWNEXTNORNOTNULL
DISCONNECTDOWNTO
ELSEELSIFENDENTITYEXIT
FILEFORFUNCTION
GENERATEGENERICGROUPGUARDED
IFIMPURE
ABSACCESSAFTERALIASALLANDARCHITECTUREARRAYASSERTATTRIBUTE
BEGINBLOCKBODYBUFFERBUS
CASECOMPONENTCONFIGURATION CONSTANT
D. R. Coelho, The VHDL Handbook, Kluwer AcademicPublishers, 1989.
R. Lipsett, C. Schaefer, and C. Ussery, VHDL: HardwareDescription and Design, Kluwer Academic Publishers, 1989.
Z. Navabi, VHDL: Analysis and Modeling of Digital Systems,McGraw-Hill, 1993.
IEEE Standard VHDL Language Reference Manual,IEEE Std 1076-1993.
Referências
J. Bhasker, A VHDL Primer, Prentice Hall, 1995.
Perry, D.L., VHDL, McGraw-Hill, 1994.
K. Skahill, VHDL for Programmable Logic, Addison-Wesley, 1996
Referências