Aula Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 1 / 30 25 Introdução a Sistemas Digitais Introdução a Sistemas Digitais Circuitos Assincronos Referencias: www.ee.technion.ac.il/courses/048878 www.ee.technion.ac.il/courses/048878 de de Ran Ginosar
30
Embed
Introdução a Sistemas Digitais - Instituto de ...fglima/aula21.pdf · Aula Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 1 / 30 25 Introdução
This document is posted to help you gain knowledge. Please leave a comment to let me know what you think about it! Share it to your friends and learn new things together.
Transcript
Aula
Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 1 / 30
25
Introdução a Sistemas DigitaisIntrodução a Sistemas Digitais
Circuitos Assincronos
Referencias:www.ee.technion.ac.il/courses/048878www.ee.technion.ac.il/courses/048878 de de Ran Ginosar
Aula
Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 2 / 30
25MotivaçãoMotivação
54 Mbps802.11
1 MbpsBluetooth
100 MbpsEtherent
133 MHzCPU
12 MbpsUSB
384 Kbps3G
75 MHzDSP
20 MHzFlash Memory
50 MHzMemory
66 MHzPCI
1 MHzCF
System-on-a-Chip (SOC) podem ter mais que 12 dominios de relógio
Desafio do projeto de sistemas com multiplos relogios (alta complexidade)
Aula
Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 3 / 30
25Circuitos SíncronosCircuitos Síncronos
Todos os eventos são sincronizados com o relógio (clk) global.
Aula
Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 4 / 30
25Circuitos SíncronosCircuitos Síncronos
Vantagens:• Simples de implementar sequencia• Amplamente conhecido e compreendido• Componentes disponiveis para re-uso.
Desvantagens:• A distribuição do clock é dificil devido ao clock skew.• Sensivel a variações de processo, temperatura e tensão• Não é modular• Alto consumo de potencia.
Aula
Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 5 / 30
25Circuitos AssincronosCircuitos Assincronos
Sincronização é atingida sem o uso de relógio (clk) global.
Aula
Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 6 / 30
25Circuitos AssincronosCircuitos Assincronos
Vantagens:• Não há problemas de distribuição de relógio• Desempenho baseado na média e não no pior caso como nos
circuitos sincronos.• Adaptavel a variações de processo e do ambiente (tensão,
temperatura, etc).• Componente modularizáveis• Baixa dissipação de potênciaDesafios:• Falta de ferramentas de CAD para o desenvolvimento• Aumento consideravel de área para reduzir hazards e glitches• A media do atraso as vezes pode ser grande• Falta de projetistas com experiência em assincronos.
Aula
Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 7 / 30
25IlustraçãoIlustração
Aula
Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 8 / 30
25Historia Historia dos dos Circuitos AssincronosCircuitos Assincronos
• Qualquer metodo hoje em dia aplicado nodesenvolvimento de circuitos assincronos refere-sea duas raízes muito importantes:
• Huffman – circuitos de modo fundamental
• David E. Muller – circuitos independentes develocidade, atualmente professor na Universidadede Illinois.
UCSC computerscientist
Aula
Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 9 / 30
25Por que pensar em circuitos assíncronosPor que pensar em circuitos assíncronos
• Nós estamos acostumados com o projeto de circuitos sincronos.– Lógica e aspectos temporais são simples.
Argumentos comuns de pensar em circuitos Assincronos:– Tecnicas de baixa potencia funcionam– Conseguimos atingir alta frequencia– Baixa sensibilidade a variações do processo, tensão e
temperatura– Alta modularidade (SoC)– Não tem distribuição de relógio (clk) e problemas de
temporização.– Circuitos mais seguros
• Importante: mas não conseguimos todas as caracteristicas a cimaao mesmo tempo!!!
Aula
Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 10 / 30
25Por que não usamos mais circuitosPor que não usamos mais circuitosassincronosassincronos??
• Aumento em área
• Dificil de projetar– Não é facilmente decomposto em blocos lógicos menores– Converter sincrono para assincrono é dificil– Temos que aprender algo novo!
• Poucas ferramentas de CAD tratam circuitos assincronos
Aula
Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 11 / 30
25 Por que Por que se se importamos importamos com com assincronosassincronosentãoentão??
• Porque temos que.• Circuitos sincronos pode ser um bom modelo para complexidades
pequenas mas pode ser um grande desafio para complexidadesgrandes (metaestabilidade, clock skew).
• A realidade é que circuitos assincronos podem nos trazer muitasvantagens. Exemplo de processadores, SOC com circuitos eprotocolos de comunicação assincronos.
Aula
Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 12 / 30
25DefiniçãoDefinição
• Circuitos Assíncronos possuem:– elementos essenciais que compõem a sua estrutura (lógica de
controle, armazenamento e processamento das informações).• Célula M de N entradas• Célula Muller (ou C-element)• Registrador Assincrono
– Protocolos de comunicação entre os blocos que gera asincronização entre os blocos através de sinais de request eacknowledge.
• Handshake (2 ou 4 fases)• Codificação de dados na comunicação
Aula
Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 13 / 30
25
ProtocolosProtocolos de de ComunicaçãoComunicação
Aula
Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 14 / 30
25SubstituindoSubstituindo o clock o clock porpor Handshaking Handshaking
R1 R2 R3CL3 R4CL4
CLK
CLK
CLK GATING SIGNAL
R1 R2 R3CL3 R4CL4
Aula
Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 15 / 30
25
R1 R2 R3CL3
R4
CTL CTL CTL CTL
CL4
REQ
ACK
R1 R2 R3CL3 R4CL4
LINK / CHANNELTOKEN FLOWCL TRANSPARENT TO HANDSHAKING
REQACKDATA
EXAMPLE:
SubstituindoSubstituindo o clock o clock porpor Handshaking Handshaking
Aula
Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 16 / 30
25FluxoFluxo de dado de dado
• Tranferencia de um dado = um ciclo de handshake• Registrador k está FULL quando tem dado• Quando registrador k+1 recebe o dado de k,
– Registrador k+1 torna-se FULL– Registrador k agora tem BUBBLE (≡ dado já foi copiado)
• FULL registrador não pode receber dado.• Apenas BUBBLE registrador pode receber dado.
Aula
Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 17 / 30
25ClassificaçãoClassificação dos dos ProtocolosProtocolos
• Handshake /Sinalização: 2-phase or 4-phase
• Direção: Push or pull• Codificação: Bundled data (single rail), or
• Insensivel ao atraso– Cada bit pode ser propagado em diferente velocidade.
• 4 phase:1. O emissor (sender) envia uma palavra valida (V)2. O receptor (receiver) seta o ACK↑3. Emissor envia palavra vazia (E) (retira do dado)4. Receptor (receiver) seta ACK↓
• Cada mudança é indicada por um acknowledged• Problemas: Glitches, hazards
Aula
Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 26 / 30
25Bundled DataBundled DataDual RailDual Rail
aa.t
a
a.f
bb.t
b
b.f
C REQ
req
Single Rail Dual Rail
Aula
Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt 27 / 30