International Technology Roadmap for Semiconductors 2001 半導体技術ロードマップ専門委員会STRJ 副委員長 福島 敏高
International TechnologyRoadmap for
Semiconductors2001
半導体技術ロードマップ専門委員会STRJ副委員長
福島 敏高
Jan 15, 2002 Tokyo, Japan, T. Fukushima
ITRSの変遷国際版国際版米国米国 国内版国内版
1997NTRS 1998 ITRSUpdate
19981998世界半導体会議世界半導体会議日米日米トップトップ ミーティングミーティング
1992NTRS
1991 Micro Tech 2000Workshop Report
1994NTRS
2001 2001 ITRSITRS
http://public.itrs.net
2000 ITRSUpdate
1999 1999 ITRSITRS
Jan 15, 2002 Tokyo, Japan, T. Fukushima
ITRSのミッション
ITWGITWG
•方針•目標•スケジュール•ITWG間調整
•各国間調整
IRC
Technology Needs Potential Solutions
innear & long terms
TWG
TWG
TWG
TWG
TWG
SIA
TSIA
JEITA(STRJ)
etc
ESIA
KSIA
DesignTest
FEP
Jan 15, 2002 Tokyo, Japan, T. Fukushima
対象技術分野対象技術分野
クロスカット ITWGsIRC
Front End Processes
Interconnect
Lithography
Process Integration
Test
専門 ITWG(Focus)
Environment Safety & Health
Modeling & Simulation
YieldEnhancementMetrology
Design
Assembly & Packaging
Factory Integration
Jan 15, 2002 Tokyo, Japan, T. Fukushima
ITRS 構成メンバー
デバイス54%
製造装置/材料20%
その他
(設計/組立/試験)4%
研究機関/
大学/国研
コンソーシアム22%
ESIA(欧州)8%
JEITA(日本)27%
KSIA(韓国)8%TSIA(台湾)
19%
SIA(米国)38%
デバイス 製造装置 /材料 研究機関/
コンソーシアム大学 政府 /国研
その他
(設計 /組立 /試験)
小計
ESIA(欧州) 38 5 25 68JEITA(日本) 141 42 22 10 7 222KSIA(韓国) 32 11 5 9 7 64TSIA(台湾) 88 17 14 13 29 161SIA(米国) 146 91 36 24 12 4 313
小計 445 166 102 56 26 33 828
Jan 15, 2002 Tokyo, Japan, T. Fukushima
ITRS2001の構成Glossary
ORTC
12 ITWGs : Design to Modeling & Simulation- Scope- Difficult Challenges- Technology Requirement- Potential Solutions
System Drivers
Difficult Challenges
Grand Challenges
Introduction
Jan 15, 2002 Tokyo, Japan, T. Fukushima
Technology Node TimingV
olum
e of
Pro
duct
ion
(Par
ts/M
onth
)
-24
1K
10K
100K
100M
AlphaTool
Development Production
BetaTool
ProductionTool
Top-Runner CompanyProduction Followed by
Succeeding Companies within Three Months
Conf.Papers
Technology NodeDefinition
10M
1M
12 240-12 Months
Jan 15, 2002 Tokyo, Japan, T. Fukushima
Technology Distribution in Actual ProductionT
ech
no
log
y N
od
e (u
m)
0.01
0.1
1
10
1995 2000 2005
2000 SOURCE:Yano Res. Institute & SIRIJ
1995-1999 SOURCE: SICAS
Year
Jan 15, 2002 Tokyo, Japan, T. Fukushima
Technology Node
130 0.7 91 90
90 0.7 64 65
65 0.7 45 45
45 0.7 31 32
32 0.7 22 22
100
70
50
35
25
2001版1999版
x
x
x
x
x
(nm)
Jan 15, 2002 Tokyo, Japan, T. Fukushima
Half Pitch
DRAM
Metal Pitch
MPU/ASIC
Poly Pitch
Jan 15, 2002 Tokyo, Japan, T. Fukushima
FEP Grand Challenges
Starting MaterialWells
Capacitor Stack / Trench
Source / Drain - Extension
ChannelContacts
Gate Stack
Isolation
Near Term (2001-2007)Enhancing Performance■ New Gate Stack and Materials :
● Oxynitride gate dielectric / high performance MOSFETs● High κ gate stack / low operating and low standby power MOSFETs
■ CMOS Integration of New Memory Materials and Processes :● High k DRAM capacitor● MIM capacitor structures
Long Term (2008-2016)Cost-effective Manufacturing■ Starting Materials alternate beyond 300 mm :
● Productivity enhancement● e.g., 450 mm
Jan 15, 2002 Tokyo, Japan, T. Fukushima
Interconnect Grand Challenges
Near Term (2001-2007)Enhancing Performance■ Introduction of New Materials :
● High Conductivity and High k Dielectric
■ Integration of New Processes and Structures : ● High Complexity
Long Term (2008-2016)Enhancing Performance■ Identify Solutions which address Global
Wiring Scaling: ● Beyond Copper and Low k● Material Innovation to accelerate Design,
Package and Interconnect
Jan 15, 2002 Tokyo, Japan, T. Fukushima
Assembly & PKG Grand Challenges
Near Term (2001-2007)Cost-effective Manufacturing■ Coordinated Design Tools and
Simulators :● Mix Signal Co-design and Simulation● Transient Thermal Analysis Tool● Thermal Mechanical Analysis Tool● Electrical Analysis Tool-Power Disturbs-EMI-High Frequency / Current and
Lower Voltage Switching
Chip
Package
QFP PGABGA
Printed Wiring Board
Jan 15, 2002 Tokyo, Japan, T. Fukushima
System Drivers Chapter1999年版 ■ SOC、 AMS (analog/mixed-signa) に言及したが、主はDRAM、MPU、ASIC ■ 其々の品種が、技術ノードに沿って、一様に開発されると仮定
2001年版 ■ しかし市場は、品種毎に異なった技術/開発時期を要求
■ 市場セグメント毎の技術開発動向を分析
(1) Portable and Wireless (2) Broadband(3) Internet Switching (4) Mass Storage(5) Consumer (6) Computer(7) Automotive
■ 市場セグメントが求める各品種に対する技術要求/開発時期を抽出
(a) SOC : Multi-technology, High performance, Low cost, Low power(b) AMS : Low-noise amplifier, Power amplifier, VCO, ADC(c) MPU : high-volume custom
Jan 15, 2002 Tokyo, Japan, T. Fukushima
Emerging Research Devices Section
1999年版 ■ Beyond CMOS / Novel Devices
2001年版 ■ ロードマップの延長線上で性能向上を加速させる技術
・ Non-Classical CMOS
・ 新メモリデバイス
■ ロードマップを越える新しい技術・概念
・ 新ロジックデバイス
・ 新アーキテクチャ
Jan 15, 2002 Tokyo, Japan, T. Fukushima
Emerging Research Technologies
Non-Classical CMOS
極薄膜SOI Fin FETバンドエンジニアリング 縦型 ダブルゲートNear Future
Memory Devices
n
+n +
memory node
Engineered barrier
Si
Gate
磁気 RAM
~2004
WORD
BIT
W
R
DRAM
2002
相変化
~2004
分子
>2010
ナノ浮遊ゲート>2005
単電子/少数電子
>2007
Jan 15, 2002 Tokyo, Japan, T. Fukushima
FeRAMCapacitor Structure
1.00E-01
1.00E+00
1.00E+01
1.00E+02
1.00E+03
1.00E+04
1.00E+05
1.00E+06
FeRAM
DRAM 64G
16G
1M
512M Plate Plate
S. Node
Storage NodeFerro. Film
Plate S. Node
PlugPlug
Planar Stack 3D2000 2005 2010 2015 2020
2001 2002 2003 2004 2005 2006 2007 2010 2013 2016
T. Node (nm) 130 115 100 90 80 70 65 45 32 22
DRAM (bit) 4G 8G 32G 64G
FeRAM (bit) 1M 4M 16M 64M 64M 128M 256M 1G 4G 16G
Access time (ns) 80 65 55 40 30 30 20 16 12 10
Capacitor planar planar stack stack stack stack 3D 3D 3D 3D
T2C or 1T1C 2T2C 1T1C 1T1C 1T1C 1T1C 1T1C 1T1C 1T1C 1T1C 1T1C
512M 2G1G
Jan 15, 2002 Tokyo, Japan, T. Fukushima
Half Pitch
Year of Production
Tech
nolo
gy N
ode
-DR
AM H
alf-P
itch
(nm
)
10
100
1000
1995 1998 2001 2004 2007 2010 2013 2016
DRAM ½ Pitch
MPU/ASIC ½ Pitch
3-year Cycle
2-year Cycle
2-year Cycle
130nm
22nm
150nm
90nm
Jan 15, 2002 Tokyo, Japan, T. Fukushima
MPU Gate Length
Year of Production
1000
1995 1998 2001 2004 2007 2010 2013 2016
Tech
nolo
gy N
ode
-DR
AM H
alf-P
itch
(nm
)
10
100
2001 MPU Printed Gate Length2001 MPU Physical Gate Length
2-year Cycle 3-year Cycle(1999年版:
2005年)
65nm
90nm
45nm
13nm
32nm
9nm
LP-ASIC : MPUの2年遅れ
Jan 15, 2002 Tokyo, Japan, T. Fukushima
Gate Dielectrics / EOT nm (High-k)
2001 2002 2003 2004 2005 2006 2007 2008 2010 2011 2013 2014 2016130 115 100 90 80 70 65 70 45 32 22
1999年版EOT(nm) MPU 1.5–1.9 1.5–1.9 1.5–1.9 1.2–1.5 1.0–1.5 0.8–1.2 0.6–0.8 0.5–0.6
2001年版MPU/ASIC 1.3–16 1.2–1.5 1.1–1.6 0.9–1.4 0.8–1.3 0.7–1.2 0.6–1.1 0.5–0.8 0.4–0.6 0.4–0.5
LOP 2.0-24 1.8-2.2 1.6-2.0 1.4-1.8 1.2-1.6 1.1-1.5 1.0-1.4 0.8-1.2 0.7-1.1 0.6-1.0
LSTP 2.4-2.8 2.2-2.6 2.0-2.4 1.8-2.2 1.6-2.0 1.4-1.8 1.2-1.6 0.9-1.3 0.8-1.2 07-1.1
DRAM 5 4.5 4.1 3.6 3.3 3 2.7 1.55 1.05 0.55
EOT(nm)
YearT. Node (nm)
■ MPU / HP-ASIC用に2007年
■ LSTPは2005年でHigh-kの導入が必要 :Ig<1pA/um, EOT=1.8nm
Jan 15, 2002 Tokyo, Japan, T. Fukushima
Effective Dielectric Constant (Low-k)
2001 2002 2003 2004 2005 2006 2007 2008 2010 2011 2013 2014 2016130 115 100 90 80 70 65 70 45 32 22
1999年版MPU 2.7–3.5 2.7–3.5 2.2–2.7 2.2–2.7 1.6–2.2 1.5 <1.5 <1.5
DRAM 4.1 3.0–4.1 3.0–4.1 3.0–4.1 2.5–3.0 2.5–3.0 2.0–2.5 2.0–2.3
2001年版MPU/ASIC <2.7 <2.7 <2.7 <2.4 <2.4 <2.4 <2.1 <1.9 <1.7 <1.6
DRAM 4.1 3.0–4.1 3.0–4.1 3.0–4.1 3.0-4.1 2.6–3.1 2.6–3.1 2.3–2.7 2.3–2.7 2.1
k
k
YearT. Node (nm)
Jan 15, 2002 Tokyo, Japan, T. Fukushima
Lithography
■ 光リソグラフィーを 65nm Node まで延長 ● マスクの課題がクローズアップ レジスト マスクCD制御
■ 次世代リソグラフィ (NGL) ● マスクテーブルの新設 ● コンセンサスに至らず混沌
Jan 15, 2002 Tokyo, Japan, T. Fukushima
Lithography Potential Solutions
2000 01 02 03 04 05 06 07 08 09 10 11 12 13 14 15 2016Node 130 90 65 45 32 22 nm
KrF(248nm)
ArF(193nm)
PELIPL
157nm NGL
EUV(13nm)EPL
ML2
PXL
Jan 15, 2002 Tokyo, Japan, T. Fukushima
Design / Test / Assembly & PKG
■ Design ● 新規設計コスト・モデルの追加━設計コストの増加が将来を脅かす
■ Test ● 信頼性評価の追加 DFTにより ITRS99 で指摘された多くの障害が取り除かれた 潜在欠陥を加速する新しい手法の開発が急務
■ Assembly and Packaging ● スコープの拡大━MEMS、オプトエレクトロニクス、ディスクリート(Passive Component)━受動部品内蔵基板
Jan 15, 2002 Tokyo, Japan, T. Fukushima
FI / YE■ Factory Integration ● スコープの拡大
Wafer Mfg.FEOLBEOL
Chip Mfg.Probe/TestSingulation
Product Mfg.Packaging
Test
1999年版2001年版
■ Yield Enhancement (旧 Yield Detection) ● スコープの拡大━ Defect Detection and Characterization━ Yield Learning
Jan 15, 2002 Tokyo, Japan, T. Fukushima
WW Semiconductor Industry Trends
1
10
100
1000
10000
100000
1000000
1965 1970 1975 1980 1985 1990 1995 2000
Revenue, M$
Silicon, Mcm2
Revenue, $ / cm27% 4%
1.5%
16% CAGR
12% CAGR
10% CAGR
Source Data: VLSI
¥ ¥ ¥
Jan 15, 2002 Tokyo, Japan, T. Fukushima
Total Economy Modelの構築
WaferMfg
ChipMfg
ProductMfg
Dis
trib
utio
n
•Probe / Test •Ass. &PKG •Test
WaferMfg
ChipMfg
ProductMfg
Dis
trib
utio
n
•FEP•Interconnect
•Design
Design
Jan 15, 2002 Tokyo, Japan, T. Fukushima
まとめ
■ System Drivers Chapter•市場セグメント毎の技術開発動向の分析と、各品種に対する技術要求/開発時期を抽出
■ Emerging Research Devices Section•Non-Classical CMOS、新メモリデバイス、新ロジックデバイス、新アーキテクチャを提案
■ DRAM half pitch•2001年以降3年サイクル (90nm@2004, 65nm@2007, 32nm@2010)
■ MPU / ASIC-HP half pitch•2年サイクルで微細化進み、2004年以降はDRAMと同じ。LP-ASICはMPUの2年遅れ
■ MPU / ASIC-HPのゲート長•2005年まで2年サイクルで微細化
■ High-k•LSTP-ASIC用に2005年、MPU / HP-ASIC用に2007年より導入の必要
■ Low-kは減速
■ 光リソは65nmまで延命•その後はコンセンサスに至らず
■ Total Economy Modelの構築が必要