-
2. Interconectri. Integrarea n baza Cu i dielectricilor
low-k
2.1 Introducere n ultimul deceniu, scalarea circuitelor
integrate i performane are nevoie de scimbri
semnificative n materiale de interconectare i procese la fiecare
generaie de tehnologie succesive. Cel mai important dintre aceste
schimbri a fost trecerea de la aluminiu la conductoare din
cupru.
Impuls primar pentru aceast tranziie n curs de desfurare a fost
necesitatea de mbuntire a performanelor oferite de rezistivitate
mai a mic cuprului n comparaie cu aluminiu, precum i de capacitatea
cuprului de a acomoda densiti de curent mai mari.
Aceasta a necesitat o schimbare concomitent n izolator din jurul
conductorului, care, pentru dispozitive de logica a trecut de la
tradiionale dielectrice de dioxid de siliciu la materiale cu
constanta dielectric mai mic (low-k). Pentru scalarea de tranzistor
clasic, mbuntirea performanelor dispozitivului se manifest prin
lungime poarta si grosimea dielectricului. Numai recent au aprut
materiale noi, cum ar fi high-k dielectrice i metal pentru pori
care au fost considerate ca fiind eseniale pentru scalarea continu
a tranzistorului. n contrast, pe msura scalrii cabljului de cip
(interconectrii), degradeaz performante att de rezisten ct i
densitii de current care cresc datorit unei mai mici arii a
seciunii a conductorului scalat. Introducerea metalizari din cupru
servit ca un stimulent pentru continuarea scalrii interconectrii
datorit rezistivitii sale mai mici (1.8 -ohm-cm) n raport cu
metalizari tradiionale Al ( 3.3 -ohm-cm), precum i capacitatea
acestuia de a gzdui o densitate de curent mai mare [10, 11]. O
consecin suplimentar de scalare este o cretere a capacitii cnd
conductorii sunt plasai n suprapunere unul peste altul. n timp ce
grosimea metalui poate fi redus pentru a atenua creterea capacitii,
consecinele acestei abordri sunt creterea de rezistenta si densitii
de curent. Introducerea dielectricilor low-k a furnizat o soluie
material care atenueaz capacitatea [12-18] permind o co-optimizare
a procesului de arhitectura de process si design de circuit.
Analizele anterioare au subliniat probleme de interconectare de
performan, care sunt suportate n timp ce normele de proiectare de
circuit sunt n continue scalare. Aa cum se ilustreaz n (ITRS)
(figura 2.1), o preocupare pedominant este creterea n laten sau
Rezistena-Capacitance (ca RC ntrziere n circuit invertor) RC
ntrziere de cablare global.
Din moment ce la nivel local i intermediar interconectarea are
tendina de a se scala larg n lungime, laten este dominata de
interconectare la nivel global la conectarea blocurilor funcionale
mari de logica, dup cum se arat n figura 2.2.
-
Creterea viitoare n mrime a chip-ului de microprocesor prezis de
ITRS [27] aduce ngrijorare sporit, deoarece laten de interconectare
este proporional cu ptratul de lungime. n timp ce soluii de
proiectare, cum ar fi utilizarea de repetoare (aa cum se arat n
figura 2.1) sau de scalare invers poate atenua laten pe termen
scurt, aceste abordri duc, de regul, la un chip de dimensiuni mai
mari i / sau mai multe niveluri de interconectare, care conduce la
costuri mai mari de produse. Pentru niveluri de cablare locale i
cele intermediare, (crosstalk) este o difoniaproblem de performan
suplimentar de interconectare ce trebuie s fie luat n considerare
(Diafonia de semnal este dat de raportul dintre capacitatea
linie-la-line (sidewall) ctre capacitatea total aa cum se arat n
figura 2.3).
Capacitatea parazit de cuplaj - diafonia electric - apare ca
urmare a variaiei cmpului electric produs de un curent (In) care
trece printr-un conductor, ntr-o bucl de curent aflat n vecintatea
acestuia. Cuplajul dintre dou conductoare filare, vecine i
paralele, ca urmare a variaiei curentului dintr-unul din cele dou
conductoare produce n cel de-al doilea conductor un curent
parazitar.
Acest cuplaj se numete diafonie capacitativ i poate fi redus
prin micorarea capacitii (parazite) de cuplaj dintre circuite i
prin limitarea variaiilor rapide ale curentului prin firul
perturbator.
Cum tensiunea de funcionare a tranzistorului continu s se
micoreze, diafonia de interconectare i nivelurile de zgomot trebuie
s fie reduse pentru a evita la rndul su, turn-on fals de
tranzistor.
-
Deoarece diafonia este dominat de capacitatea de interconectare
(aa cum este capacitatea global pentru dimensiunea minime - cum se
arat n figura 2.3), soluii conexe proceselor, cum ar fi utilizarea
de metalizari mai subtiri i / sau low-k dielectrici trebuie s fie
puse n aplicare pentru a permite scalarea a continu. Exist nc un
alt motiv n implementarea de cupru i low-k dielectrici ca parte
esenial a scalrii circuitelor integrate (IC). Cum frecven de
funcionare continu s creasc, disiparea puterii n sistemul de
interconectare, care este proporional att cu frecvena de comutare i
capacitate, a devenit o parte semnificativ a disiprii puterii n
ansamblu disipat n chip aa cum se arat n Tabelul 2.1 [28 -37].
Astfel, necesitatea de a limita puterea disipat la interconectare
prevede nc un impuls pentru reducerea capacitii n plus fa de
preocuprile de laten. Modelarea tipic de nalt performan utilizeaz
schema de metalizare ierarhic sau "scalarea invers" (Figura 2.4),
cazul n care amplasate la intervale mari "fire groase", sunt
folosite pentru o interconectare superioar global i niveluri de
putere pentru a minimiza ntrzierea RC i cderea de tensiune. n
ultimul deceniu, scalarea menionat mai sus au condus la schimbri
dramatice n materiale de interconectare i la fiecare generaie de
tehnologie succesiv. n timp ce motivaia pentru trecerea de la
aluminiu la metalizarea de cupru i de la oxid la low-k dielectrice
este limpede, materiale semnificative i procese de inovare au fost
i va continua s fie necesare pentru a satisface obiectivele de
interconectare stabilite n ITRS. Un rezumat al principalelor cerine
de interconectare ITRS [26] este prezentat n Tabela 2.2.
Caracteristici de mai mici dimensiuni proiectate pentru structuri
cu cupru dublu Damascene necesita bariere metalice mai subiri i mai
conformate pentru a preveni difuzia de cupru n dielectrice din jur.
n timp ce tehnologiile physical vapor deposition avansat (PVD) s-au
dovedit a fi prelungit pn la tehnologiile de cel puin 45 nm de nod,
tehnici noi de depunere de metal, cum ar fi depunerile de strat
atomic (ALD), n cele din urm va fi necesar pentru a atinge bariere
ultra-subtiri . Paralel cu dezvoltarea de tehnici avansate de
metalizari de cupru este un efort la fel de importan axat pe Low-k
materiale dielectrice.
-
Integrarea noilor low-k dielectrice aduce numeroase probleme de
fiabilitate care include crackingn termic sau mecanic-indus sau
pierdere de aderen, rezisten mecanic joas, absorbia de umiditate,
tensiune dielectrice defalcare mai mici / (TDDB), efectele textura
i conductivitatea termic sczut.
Rezisten mecanic redus a dielectricilor poroase este de interes
special att n prelucrare (n special n timpul slefuire
chimico-mecanice (CMP)) i ambalare. Astfel, proprieti mecanice, cum
ar fi duritatea, puterea de coeziune, fisurarea limitat i viteza de
propagare a crack-rilor au fost uniti de msur cheie pentru
dezvoltarea de materiale n curs de desfurare. Pentru aa-numitele
materiale poroase ultra-low-k (ULK), co-optimizarea de depunere
chimic a dat materiale dielectrice care sunt compatibile cu
cerinele de fabricaie avansate [41-48]. Cu toate acestea, n timp ce
progresul actual este ncurajator, istoria din trecut subliniaz
dificultatea de a introduce noi low-k materiale n producie i rmne
multe de fcut. n general, o provocare-cheie de integrare pentru
materiale ULK i pentru scalarea Cu Damascene este extinderea
tehnicii CMP. Scdere n grosime de metal, dictat de scalare, nseamn
c pentru a menine toleranele de proiectare de rezisten i de
capacitate, un control mai strict de dimensiuni verticale este
necesar n procesele Damascene (a se vedea Tabela 2.2). Atingerea
acestor obiective va necesita probabil co-optimizarea att de
galvanizare i tehnici de planarizare, precum i consolidat n
procesul de control in situ. 2.2 Integrarea Dual Damascene de
cupru
Extragerea substractiv, abordarea utilizat n fabricarea
interconectrii pe baz de aluminiu este inaplicabil n fabricarea de
interconectarea pe baz de cupru, din cauza lipsei de volatilitate a
complexelor cupru- halogenuri la temperaturi moderate. Ca rezultat,
fabricarea interconectrii de Cu necesit o abordare prin care
metalizarea Damascene este ncrustat n geometrii de interconectare
care sunt transferate n dielectric de interes. O comparaie fluxului
de secvene substractiv i Damaschin este ilustrat n figura 2.5.
-
Un proces dublu Damaschin ofer, de asemenea costuri de
fabricatie mai mici datorit utilizarea limitat a proceselor
chimico-mecanice de planarizare, comparativ cu utilizrile multiple
ale acestui proces in fabricarea etch substractiv. n plus,
rezistenele sczute de gropi (via) sunt realizate prin intermediul
reducerea numrului interfee de rezistivitate mare n structura de
interconectare. Cu toate acestea, etches de dielectrici i procesul
de umplere cu metal se confrunt cu rate mai mari de aspect datorit
structurii dual Damaschin. Tabela 2.3 ilustreaz diferene eseniale
ntre cele dou abordri.
Cupru Dual Damascene interconectri pot fi fabricate cu ajutorul
a dou scheme primare; prin intermediul schemei de fntni-prima sau a
tranee-prima astfel cum sa subliniat n figura 2.6.
Scalarea continu a geometriei de interconectare impune, de
asemenea integrarea materialelor de permitivitatea sczut n
structura de interconectare cu cupru. n materialele chimic
amplificate utilizate n paii fotopoligrafici de transfer de model
(forme) a crescut sensibilitatea la impuriti n materiale cu
permitivitatea dielectric sczut obinute prin CVD. Interaciunile
dintre impuriti (N, H, i combinaii ale acestora), n pelicole
dielectrice de permitivitate sczut i rezistiv duce la o pierdere de
sensibilitate a compuilor fotosensibil, n straturi definite de
model. Interaciunea dintre grupurile amina i compui fotosensibil n
fotorezist pot duce la fotorezist nedevelopat prevenind astfel
formarea de toate caracteristicile necesare ntr-o structur
multinivel de interconectare.
Figura 2.7 prezint fenomenul de intoxicaii de fotorezist care au
loc n modelul la pasul trench al sistemului de via n calitate de
primul pas. Modificri diferite a secvenei i detalii n etapele
procesul utilizat, n secvena de fabricatie pot fi utilizate pentru
a depi riscul de intoxicaie a fotorezistivului.
-
Figura 2.8 prezint diverse scheme de utilizate n fabricarea
dublu Damaschin [50,51].
n abordarea de auto-aliniere ce
se arat n figura 2.8A, nivelul de dielectric via, sau dielectric
intermediar (ILD), precum i un strat etch-stop (de obicei siliciu
nitrid sau carbura de siliciu pentru ILDs anorganici i oxid pentru
ILD organic) sunt depuse secvenial, urmate de model i etch pentru
via pn la stratul de etch-stop. Dielectrici pentru trench este apoi
depus pe stratul cu modele etch-stop. Caracteristicile an sunt
delimitate de aceti dielectrici i etch trench este extins pentru a
finaliza transferul via prin intermediul modelului din stratul de
etch-stop n dielectric intermediar. Stratul de etch-stop definete
nlimea de tranee, meninnd n acelai timp un profil de o vertical
prin peretele lateral.
Stratul de etch-stop este eliminat din partea de jos a traneiei
n timpul etapei de etch final pe care simultan cur bariera
dielectric din partea de jos a via. Avantajul principal al via
ngropat, este c toate formele sunt formate pe suprafete plane;
dezavantaje majore includ necesitatea unui strat etch stop (care
mrete capacitatea peretelui lateral), necesitatea de selectivitate
etch mare la stratul de etch-stop i susceptibilitatea de definire a
via pariale n trench i via sunt alineate greit. Parial via prezinta
o posibila problem de fiabilitate i, prin urmare, aceast schem de
integrare ar trebui s fie evitat, cu excepia cazului n toleran ampl
de aliniere este furnizat n design-ul de produs.
n metod de abordare Via prima pentru dublu-Damascene ntreaga
chipa de dielectrice (inclusiv stratul etch-stop), pentru un anumit
nivel de interconectare este depus pe modelul predefinit. Vias sunt
apoi modelate i apoi sustrase pn la stratul de etch-stop n figura
2.8b. Vias sunt umplute cu un material anorganic sacrificiu pentru
a proteja stratul de etch-stop n timpul trench etch. Materialul de
umplere de sacrificiu, de asemenea, asist model procesul de etch
trench prin limitarea variaiei n grosime de rezist de asupra
via.
Rata de etch a materialului de umplere sacrificial, este necesar
s fie similar sau uor mai mare dect rata etch a dielectrice n
timpul etch trench. Stratul de fund anti-reflectorizante (botton
anti-reflective layers - BARC) sunt frecvent utilizate ca material
sacrificiu de umplere, n procesul via prima dual Damaschin.
Abordare Via prima trei nivele (figura 2.8c) utilizeaza un film
de dielectric cum ar fi dioxidul de silicomangan undoped, depus pe
partea de sus a stratului sacrificiu de umplere a via, pentru a
mbunti
-
fidelitatea procesului de transfer de model. Un proces de
temperatur sczut de depunere a dielectricului este de preferat
pentru a asigura compatibilitatea cu materiale de umplere de
sacrificiu, ale cror temperaturi de tranziie de sticl sunt de mai
joase dect cele convenionale proceselor de depunere dielectric.
Filmul dielectric servete ca o barier pentru a preveni
interaciunea dintre rezistiv i contaminani care stau la baza
materiale cu constanta dielectric low-k, sporind astfel rezistena
fa de otrvire. Rata sczut a etch de dioxid de siliciu n timpul
procesului de etch a materialului low-k i o mai mult separare ntre
low-k dielectrice i rezistiv ofer avantaje n controlarea cu
rugozitate a peretelui lateral de caracteristicile rezultate.
Figura 2.8d descrie una din secvene via prima dual damascene, cu
dou straturi masca [52,53]. Masca de sacrificiu puternic este
format dintr-un bistrat dielectric / nitrur metal.
Materiale, cum ar fi nitrur de titan poate fi folosit ca o masc
de metal. Transparena optic a acestui material este o cerin-cheie
pentru a asigura alinierea ntre etapele succesive de model i
cerinele de transparen limita de grosimi utilizabil de aceste
filme.
Procesul n pai de obicei implica gravarea i etch trench n masca
de metalputernic, urmat de gravura via. n urmare, dup via etch, o
umplere a via poate fi folosite nainte de finalizarea etch trench
cu masca de nitrur metal.
Procesele tipice de post-etch ndeprtarea rezistivului include
plasm oxidant care, la rndul su, poate provoca, de asemenea,
oxidare i pierderea de carbon din pereii laterali de trench.
Influiena dunabil de oxidare a materialelor low-k nu este de
dorit ca acesta s conduc la o cretere a permitivitii
dielectrice.
Din cauza lipsei de rezistiv n urma etch trench, o curaire prin
plasm oxidant este inutil i o curire post-etch poate fi realizat
prin utilizarea de solveni, care ar elimina riscul de oxidare a
materialelor low-k.
Tabelul 2.4 generalizeaz provocri n diversele sisteme de dublu
Damascene
Integrarea materialor low-k cu permitivitatea sczut cu
porozitatea, coninutul ridicat de carbon, i o marj mic de proprieti
mecanice prezint provocrile prezente n zonele de inginerie interfa,
de transfer de model, i metalizari.
Figura 2.9 rezum diversele probleme care pot fi ntlnite n timpul
de integrare dubla damascene de cupru, cu materiale dielectrice
low-k.
n scopul de a reduce capacitatea efectiv de interconectare ntre
generaii succesive de circuite integrate, este necesar s se reduc
constanta dielectric a dielectricilor n bulk, precum i n stratul de
etch-stop dielectric.
-
Ca rezultat, utilizat n mod obinuit stratul etch-stop, cum ar fi
nitrurii de siliciu se nlocuiete cu carbura de siliciu dopat cu
azot. Prezena de carbon n stratul etch-stop, precum i n bulk
dielectric duce la o preocupare pentru delaminare de interfa, cum
carbonul n ambele aceste filme poate segrega preferenial la
suprafee [54,55].
Tratamentele inovatoare de pre- si post- depunere de dielectric
sunt utilizate pentru a despuia suprafeele de carbon n exces,
precum i de a asigura o aderen puternic interfa ntre diversele
filme n structura multistrat dielectric.
Modificrile locale n concentraii de pelicole la rndul lor, pot
prezenta provocri actuale la etch-dielectric i procesele de curare
post-etch, ca ratele de etch la interfee poate diferi de ratele de
etch a materialelor n bulk-material.
Intervenia stratului etch-stop, prin intermediul arhitecturii
via / trench adduce la degradarea capacitii eficiente a structurii
i astfel de straturi sunt nedorite. Eliminarea straturilor
etch-stop poate duce la caracteristici cu caractere de forme
non-optime, cum ar fi faete, micro-tranee, garduri aa cum se arat n
figura 2.10.
Ajustarea procesului de etch unitate pentru a ndeplini cerinele
diferite ale ratei de etch i selectivitate ntre diferite materiale,
cu efecte minime de ncrcare, este de prim importan n proiectarea
straturilor etch-stop intermediare in structura dual Damaschin.
Impactul proceselor de nlturarea a rezistivului asupra
proprietilor dielectrice a materialelor low-k are nevoie de o
evaluare atent [58-61]. Plasme chimice utilizate pentru stripare
rezistivului rezidual i subproduse de etch afecteaz n mod negativ
concentraia de carbon din materiale low-k.
Structur poroas a materialelor low-k este apoi sensibil la
adsorbia umiditii i poate prezenta o cretere important n
permitivitate. Figura 2.11 arat impactul asupra structurii tranee
final produse dup etch i curire prin solvent. Adverse undercut pe
partea lateral sunt observate n cazul unui procesul de eliminare de
rezistiv inoptimizat.
Figura 2.12 arat profilul de concentrare de carbon de pe
flancurile laterale n tranee pentru structuri expuse la diferite
procese de plasma-nlturare de rezistv. O reducere a concentraiei de
carbon aproape de peretele lateral este vazut pentru ambele tipuri
de procese i limea de zon cu coninut de carbon variabil difer
semnificativ ntre cele dou procese.
Aceste modificri fizice pentru a low-k dielectrice material duce
la modificarea proprietilor electrice aa cum se vede n figura 2.13
n cazul n care produsul normalizat de rezisten i capacitance de o
structura de interconectare este reprezentat grafic pentru diferite
procese de eliminare de rezistiv.