Introducere Se consider anul 1971, cnd INTEL a anunat producerea
primului microprocesor, ca momentul trecerii de la electronica
implementat cablat la electronica realizat programat. Primul
microprocesor 4004 a fost conceput de M. E. Hoff ca un procesor
puin simplificat pentru a putea fi implementat, la vremea aceea, pe
un singur cip n siliciu. Iniial, microprocesorul nu a fost un
computeron-a-chip, dei n timp a ajuns la acest stadiu; conceptul de
microprocesor s-a dezvoltat i spre alte implementri specifice:
microcontroller, microcalculator, procesor de semnale (DSP).
Oricare din aceste circuite, pentru a deveni parte a unui sistem,
impune un proces de proiectare care se bazeaz n egal msur att pe
componenta hardware ct i pe componenta software. Microprocesorul,
sau celelalte variante ale sale, integrat ntr-un sistem aduc
acestuia acea performan, care atunci cnd este realizat de fiina
uman este referit ca inteligen. n general, microprocesorul este
integrat ca unitate central de procesare n sistemele digitale de
calcul. Actual, aproape toate sistemele au o arhitectur de sistem
digital particularizndu-se n funcie de aplicare/utilizare.
Aplicaiile care nu sunt, n sensul clasic, sisteme digitale de
calcul sunt n general implementate pe baz de microprocesor sau DSP.
Implementrile sistemelor pe baz de microcontroller ori DSP devin
simple i ieftine -pentru c utilizeaz deja o component de serie,
devin performante pentru c utilizeaz o component carepoate asigura
suport pentru inteligen, devin flexibile pentru c utilizeaz o
component ce poate fi programat.
Capitolul 1: Arhitectura sistemelor cu microprocesor
1.1 Concepte fundamentale ale microprocesoarelor Intel-I8086
Sistemele cu microprocesor reprezint, n esen, sisteme de calcul
destinate conducerii proceselor industriale, a cror unitate central
este realizat avnd la baz microprocesoare. Conceptual, aceste
sisteme, respect arhitectura calculatoarelor de proces i, datorit
dimensiunilor mici i a costurilor reduse, s-au impus n toate
domeniile de activitate. Aria larg de utilizare, precum i
facilitile oferite de aceste sisteme, se datoreaz
microprocesorului.Apariia microprocesorului a fost posibil datorit
perfecionrii tehnologiei de realizare a circuitelor integrate,
perfecionare care a condus la creterea densitii de integrare,
ajungndu-se de la zeci de mii de componente pe chip (circuitele
LSI), la sute de mii de componente pe cip (circuite VLSI),
respectiv milioane de componente pe chip (circuite
SLSI).Dezvoltarea acestor tehnologii a permis implementarea pe
acelai chip a unor structuri logice complexe i implicit a
microprocesorului. Multitudinea i diversitatea acestor circuite
face dificil definirea acestora. Dificultatea definirii este
determinat de relativa noutate a domeniului, ct i de diversitatea
acestor circuite. Dac se adaug i microcontrolerele, problematica
devine i mai complicat. Din acest considerent, pn n prezent, nu s-a
dat o definiie unanim acceptat. Definirea microprocesoarelor s-ar
putea face fie avnd n vedere funcionarea acestora, fie prin rolul
lor n contextul sistemelor cu microprocesor.Din punct de vedere
funcional, microprocesorul poate fi definit ca un circuit logic
complex care efectueaz operaii logice i aritmetice sub comanda unui
program.n raport cu rolul acestuia n cadrul unui sistem de calcul,
microprocesorul poate fi definit ca un circuit programabil, care
implementeaz funcia unei uniti centrale a unui sistem de
calcul.Diversitatea mare a microprocesoarelor constituie o problem
complex n ceea ce privete clasificarea acestor circuite. O ordonare
n diversitatea microprocesoarelor poate fi realizat dac se accept o
serie de criterii de clasificare a acestora. Aceste criterii se
stabilesc n funcie de aspecte hardware i software. n raport cu
acestea, o clasificare a microprocesoarelor se poate face n funcie
de 3 criterii : dimensiunea magistralei de date, tipul de sarcini
realizate, principiile de baz ale arhitecturii care gestioneaz
funcionarea.n raport cu dimensiunea magistralei de date,
microprocesoarele pot fi : de 4 bii (Intel 4004) de 8 bii (Intel
8008,8080,Z80,MC6800) de 16 bii (Intel
8086,80186,80286,Z8000,MC68000) de 32 bii (Intel 80386,80486) de 64
bii (PENTIUM)n funcie de tipul sarcinii realizate: microprocesoare
de uz general microprocesoare specializate : procesoare de I/O
procesoare matematice procesoare digitale de semnal (DSP)
microcontrolereDup principiile de baz ale arhitecturii care
gestioneaz funcionarea: microprocesoare cu set complet de
instruciuni (CISC) microprocesoare cu set redus de instruciuni
(RISC)Apariia microprocesorului a fost determinat de progresele
realizate n domeniul tehnologiei de realizare a circiutelor
integrate i a experienei n domeniul proiectrii de circuite
digitale, microprocesorul reprezentnd exponentul acestor
tehnologii. Astfel, de la ideea de microprocesor (1969), pn la
implementare (1971), nu au trecut dect doi ani.n 1969 Busicom
Corporation ncheie un contract cu Intel pentru realizarea unui set
de circuite integrate destinat unei familii de calculatoare. Ca
urmare, n iunie 1971, Intel lanseaz familia de microprocesoare
4004, proiectat de Frederico Faggin, ce cuprindea, pe lng
microprocesorul de 4 bii, o memorie fix de 256 octei, o memorie cu
coninut aleator de 32 de bii cu un port de ieire de 4 bii i un
registru de deplasare de 10 bii. n anul 1972 aceeai firm va realiza
primul microprocesor single-chip de 8 bii - 8008 ce execut 45 de
instruciuni. Microprocesoarele menionate sunt reprezentantele
primei generaii realizate n tehnologie PMOS.Primul microprocesor
considerat "standard", care impune conceptele privind aceast
modalitate de prelucrare a informaiei, a fost 8080 de 8 bii,
realizat tot de Intel. Acest microprocesor, proiectat de Masatoshi
Shima, deschide seria generaiei a doua de microprocesoare realizate
n tehnologie NMOS. Ali reprezentani ale acestei generaii sunt : Z80
- proiectat de aceiai specialiti i realizat de firma Zilog n 1976,
M6800 - realizat de Motorola i 8085 lansat de Intel n 1978.
Microprocesorul Z80 a reprezentat unul din cele mai performante
microprocesoare de 8 bii, care prefigureaz performanele generaiei
urmtoare prin noile concepte implementate. Primul microprocesor de
16 bii - TMS 9900 apare n anul 1977, produs de Texas Instruments,
care conceptual nu realizeaz salturi calitative.A treia generaie de
microprocesoare are ca prim reprezentant microprocesorul 8086 pe 16
bii, realizat de Intel in anul 1978 n tehnologie HMOS. La scurt
timp apar : M 68000 - produs de Motorola i Z 8000 - produs de
Zilog, dar care nu se ridic la performanele predecesorului su de 8
bii. Dei M 68000 este creditat mai performant de muli autori i
utilizatori, 8086 a fost microprocesorul standard al generaiei
sale. n 1979 Intel lanseaz microprocesorul 8088 - identic n
interior cu 8086 (magistral intern pe 16 bii), dar n exterior
lucreaz pe 8 bii pentru a pstra compatibilitatea cu magistrala de 8
bii a sistemelor realizate n etapa respectiv.Cea de a treia
generaie nu a nsemnat doar o extensie a magistralei de la 8 la 16
bii ci i introducerea unor concepte noi. n paralel au fost
realizate i coprocesoare matematice care, n tandem cu
microprocesorul standard, cresc viteza de execuie a operaiilor
aritmetice. n paralel cu microprocesoarele menionate au fost
realizate i altele similare produse de alte firme (National,
Fairchild, RCA, Signetics etc). Perfecionri ale microprocesorului
8086 sunt aduse de Intel prin realizarea n 1982 a microprocesorului
80186 / 80188.Prototipul generaiei a patra este lansat n anul 1982
de Intel prin microprocesorul 80286. Acest microprocesor cu
magistral de 16 bii introduce ns o serie de noi concepte
fundamentale : memorie virtual, multitasking, protecie. Alte
reprezentante ale generaiei lansate de Intel sunt : 80386 de 32 de
bii, lansat n 1986 (i coprocesorul 80387) i 80486 de 32 de bii,
lansat n 1989 (cu un an mai devreme dect se prognozase), care
conine n acelai chip att procesorul propriu-zis (80386) ct i
coprocesorul (80387), fiind, datorit magistralei interne comune,
mai rapid dect tandemul 80386 - 80387.n anul 1993 este lansat de
firma Intel primul reprezentant al generaiei a cincea -
microprocesorul Pentium care inaugureaz microprocesoarele de 64 de
bii, cu o arhitectur puternic diferit fa de generaiile anterioare.
Ulterior, reprezentante ale generaiei, vor fi realizate i de alte
firme : AMD, Cyrix etc.n anul 1997 Intel lanseaz Pentium II cu
frecvene de clock de peste 200 MHz (233,266,300, 450 MHz). Se
estimeaz pentru perioada imediat urmtoare, graie perfecionrii
tehnologiilor de realizare a circuitelor integrate, realizarea unor
microprocesoare cu frecvene de 1GHz (modele 0,18 microni), 1,7 GHz
iar n urmtorii patru ani frecvene de 3,3 GHz (chipuri de 0,1
microni). Altfel spus, legile lui Moore, care afirm c performanele
microprocesoarelor se dubleaz la fiecare 18 luni, se pare c vor fi
contrazise de realitate. Istoricul prezentat se refer doar la
microprocesoarele de uz general, fr a fi evideniate i celelalte
tipuri menionate n clasificarea general (RISC, DSP,
microcontrollere etc). Microprocesorul, "gigantul minuscul" cum
metaforic a fost denumit, este considerat o unealt istoric a
omenirii. Apariia acestora i producerea lor la un pre redus a fcut
posibil implicarea lor n toate domeniile de activitate.
1.2 Schema bloc i funcionarea sistemelor cu microprocesor
Microprocesoarele, prin natura funciilor pe care le realizeaz
sunt destinate n special realizrii sistemelor de calcul. n funcie
de tipul microprocesorului rezult i complexitatea sistemelor,
precum i puterea de procesare. Pe lng sistemele de calcul
propriu-zise, microprocesoarele sunt destinate i implementrii unor
sisteme de calcul dedicate, destinate conducerii automate a unor
procese industriale. Sistemele dedicate sunt denumite i sisteme cu
microprocesor sau microsisteme.Apariia i realizarea sistemelor cu
microprocesor a determinat nlocuirea logicii cablate cu logica
programat n conducerea proceselor industriale. Logica programat s-a
impus datorit flexibilitii conferite de flexibilitatea
microprocesorului, care permite extinderea funciilor n contextul
unei aplicaii sau adaptarea facil a sistemului prin modificarea
programelor. Astfel, se poate implementa algoritmul impus de
aplicaie, fr a fi necesare modificri hardware.Deci, din punct de
vedere funcional, sistemul cu micorprocesor este un sistem
programabil de prelucrare a informaiei caracterizat prin dou
componente definitorii : hardware i software. Hardware-ul este
descris de arhitectura sistemului cu microprocesor.Arhitectura
sistemelor cu microprocesor respect arhitectura general a
sistemelor de calcul, incluznd suplimentar o serie de periferice
care asigur conectarea la proces a acestora.Schema bloc general a
acestor sisteme (fig. 1.1) evideniaz principalele subsisteme ce
caracterizeaz arhitectura.
MUCPPI/EPI/EPIPD MD MA MCProces(D)(A)(C)
Fig. 1.2.1 Schema bloc
n schema bloc pot fi identificate 5 subsisteme (din care 4 sunt
specifice sistemelor de calcul) : unitatea central de prelucrare
(UCP), memoria (M), porturile de intrare-ieire (PI/E), perifericele
informatice (PI) i perifericele dedicate (PD).Unitatea central de
prelucrare (UCP) este cea care gestioneaz funcionarea ntregului
sistem. UCP genereaz magistrala (bus-ul) prin intermediul creia se
asigur conectarea i comunicarea cu celelalte subsisteme. Prin
magistrala unic sunt vehiculate instruciuni, care decodificate de
unitatea central realizeaz apoi diverse alte operaii cum ar fi :
transferul de date din exterior spre UCP i invers, operaii
aritmetice i logice, rotiri, deplasri, salturi etc. Aceste
instruciuni se gsesc n memorie sub forma unor coduri specifice
reprezentate n binar. Magistrala are trei componente : MD -
magistrala de date (bidirecional), prin care se vehiculeaz date
dinspre unitatea central spre celelalte subsisteme sau invers. Din
punct de vedere fizic este reprezentat prin D linii de semnal.
Dimensiunea magistralei de date poate fi de 4,8,16,32,64 bii; MA -
magistrala de adrese (unidirecional), este reprezentat prin A linii
fizice i prin intermediul su sunt identificate porturile de
intrare-ieire (I/E) implicate ntr-o operaie de citire sau scriere
precum i locaiile de memorie citite sau scrise la un moment dat; MC
- magistrala de comenzi (bidirecional), este reprezentat prin C
linii fizice. O parte din liniile acesteia reprezint ieiri
destinate transmiterii unor comenzi spre celelalte subsisteme cum
ar fi: citire, scriere, natura blocurilor implicate n transfer
(porturi sau memorie). O alt parte sunt intrri, cu rolul
sincronizri UC cu celelalte subsisteme.Toate semnalele de ieire
generate prin cele trei componentele ale magistralei sunt de regul
semnale generate prin circuite cu trei stri. Dimensiunile celor
trei componente ale magistralei depind de tipul microprocesorului
utilizat pentru implementarea unitii centrale. Semnalele i
denumirile specifice sunt de asemenea dependente de tipul
microprocesorului utilizat.Memoria este destinat stocrii
programelor i a datelor prelucrate de ctre sistem. Pentru sistemele
de complexitate mic i medie, memoria poate fi mprit n dou
categorii: memorie program memorie de date.La aceste sisteme,
programul care gestioneaz funcionarea este rezident ntr-o memorie
de tip ROM, PROM, EPROM prin care este implementat memoria
principal. Memoria de date este implementat prin memorii de tip
RAM.n contextul sistemelor de complexitate mare, din punct de
vedere conceptual aceast mprire nu se mai justific. Pentru acestea
memoria se mparte n: memorie principal (intern), implementat cu
memorii ROM, RAM; memorie auxiliar (extern), realizat pe suporturi
magnetice de tip floppy disk, hard disk sau optice de tip
CD-ROMMemoria ROM conine, n acest caz un nucleu rezident care
realizeaz, la pornire, ncrcarea sistemului de operare din memoria
auxiliar n memoria principal.Porturile (PI/E) au rolul de a asigura
comunicaia sistemului cu exteriorul. Prin intermediul acestora se
asigur conectarea celor dou subsisteme: perifericele informatice i
dedicate.Perifericele informatice (PI) sunt reprezentate prin
tastatur, display (fie cu tub catodic, fie cu celule de afiaj
numeric sau alfanumeric cu LED sau LCD), imprimante, cititoare /
perforatoare de band etc.Perifericele dedicate (PD) sunt destinate
conectrii la proces a sistemelor cu microprocesor. Acestea sunt
reprezentate prin interfee de intrare i interfee de ieire
(analogice sau numerice).Analiza arhitecturii i funciilor
sistemelor cu microprocesor pune n eviden principalele operaii
realizate de ctre acestea, operaii reprezentate prin : prelucrarea
datelor conform programului (realizat de UCP); stocarea datelor
(M); transferul informaiei, n care sunt implicate toate
subsistemele.Creterea capacitii de prelucrare a sistemelor cu
microprocesor poate fi realizat n 2 moduri : realizarea sistemelor
multiprocesor, soluie mai complex i mai costisitoare, dar cu
avantajul prelucrrii n paralel a mai multor procese (indicat n
cazul unor procese rapide); realizarea sistemelor monoprocesor i
dezvoltarea structurii acestora.Definirea sistemelor cu
microprocesor i analiza acestora a descris o component important a
acestora : hardware-ul. Pentru ca hardware-ul s poat satisface
scopul pentru care a fost conceput, microsistemele conin i o
component software, reprezentat prin programele care gestioneaz
funcionarea.Software-ul este definit prin 2 categorii de programe :
sistemul de operare, care conine programe ce permit accesul la
resursele sistemului; programe utilizator, care asigur funcionarea
sistemului conform algoritmului stabilit pentru aplicaia
respectiv.n raport cu complexitatea, software-ul poate fi n memorii
de tip ROM, PROM, EPROM sau pentru sistemele mai complexe n memorii
auxiliare (externe) de unde se ncarc n memoria principal.
Capitolul 2: Proiectarea unitatii procesorului
2.1 Arhitectura procesoarelor pe baza CI K1810BM86Tipul i
formatul datelor prelucrate din microprocesorul K1810BM86 este
artat n figura 2.1.1.
Fig. 2.1.1. Tipul i formatul datelor a MP K1810BM86Numerele
binare cu semn se prezint ntr-un cod suplimentar n format cu virgul
fix. Asupra lor se execut operaiile nmulirii, adunrii, scderii,
mpririi la 1. Numerele binar-zecimale se prezint n form de numere
fr semn. Asupra numerelor binar-zecimale mpachetate se execut
operaiile de adunare i scdere. Operaiile se efectueaz ntr-un cod
binar cu corecia urmtoare a rezultatului ntr-un cod binar-zecimal.
Operaiile corectitudinii rezultatelor nmulirii i mpririi a
numerelor binarzecimale mpachetate nu snt. Asupra numerelor
binar-zecimale dezpachetate se execut operaiile de adunare, scdere,
nmulire, mprire. Operaiile se efectueaz ntr-un cod binar folosind
operaiile coreciei. Asupra informaiei simbolice se efectueaza
operaia de recodificare a tabelei, asupra liniilor de date -
operaiile de transportare, comparare, gsirii valorii necesare.
Spaiul de adresare a MP K1810 const din spaiul memoriei, porturilor
i memoria superoperativ. Spaiul de adresare a memoriei volumul
total 1 MB este segmentat i are organizarea logic 1 M*8. Fiecare
segment are volumul pn la 64 KB i se adreseaz cu adresa de 16 bii
care indic poziia celulei adresate fa de nceputul segmentului.
Poziia segmentului n memorie este indicat cu adresa de 20 bii, 16
dintre care sunt adresa segmentului i 4 poziii inferioare nule.
Segmentele sunt amplasate cu pasul 24=16B n oricare loc a memoriei
n vecintate la distan, intercalndu-se total sau parial. Adresa cu
20 de poziii se formeaz prin nsumarea a adresei segmentului de 20
bii cu cei 16 bii a adresei n segment. n fiecare moment curent de
timp procesorul pstreaz adresa a 4 segmentecomenzi, stivei i a 2
segmente de date. Pentru accesul la alte segmente este necesar
schimbarea adresei prin intermediului programului. Dou regiuni ale
spaiului de memorie situate n cei mai inferiori 1 KB
(00000...003FF) i cei mai superiori 16B (FFFF0...FFFFF) se
utilizeaz pentru tratarea ntrerupelor i a iniializrii sistemului
corespunztor. Cuvintele n memorie se aranjeaz n ordinea creterii
biilor: baitul inferior la adresa inferioar, baitul superiorla
adresa superioar. Organizarea fizic a spaiului de memorie i
dispozitivelor externe este analogic organizrii logice. Memoria
superoperativ a procesorului K1810 formeaz un masiv de registre cu
volumul 14*16bii. toate registrele sunt adresate cu un cod de 3
bii. registrele date ndeplinesc funcii speciale i sunt adresate
involuntar. Adresarea memoriei de ctre microprocesoarelor K1810 se
realizeaz cu dou adrese logice de 16 bii: adresa n segment i adresa
segmentului. Metoda de determinare a adresei depinde de tipul
segmentului i tipul datelor adresate. Instruciunile se aleg din
segmentul instruciunilor i adresa se determin de coninutul
registrului CS. nceputul adresei (adresa iniial) este adresa din
registru indicator IP care se determin din simpla adresare. Datele
pot fi amplasate n orice segment. De obicei ele sunt situate n
segmentul datelor adresat de ctre registrul DS. Tabelele i
constantele este comod de a stoca n segmentul instruciunilor.
Parametrii subprogramului i alte date incluse n stiv se amplaseaz n
segmentul stivei. Dac la determinarea adresei se folosete registrul
BP, datele se pstreaz n segmentul curent al stivei, adresat de
registru SS. Pentru adresarea dispozitivelor periferice, situate n
regiunea adreselor dispozitivelor periferice se folosete adresarea
de registre direct i indirect. La adresarea direct, adresa
dispozitivului periferic este 8 bii ce permite adresarea a 256
dispozitive. La adresarea indirect adresa dispozitivului extern
este amplasat n registrul DX ce permite adresarea a 65536
dispozitive. Coninutul registrului DX poate fi schimbat n procesul
de executare a programului, n aa mod se poate adresa dispozitivele
de intrare/ieire n ciclu. Adresarea dispozitivelor periferice
situate n spaiul dispozitivelor de memorie se realizeaz cu
utilizarea metodelor de adresare n memorie. Structura
microprocesorului K1810BM86 conine dou dispozitive funcionale
independente: dispozitivul de prelucrare i dispozitivul de
joncionare. Dispozitivul de prelucrare (ALU, RDG, RAM,
superoperativ, registrul fanioanelor) ndeplinete operaii asupra
datelor i determin adresele funcionale din memorie. Dispozitivul
primete datele sau adresele de la magistral intern, le prelucreaz,
iar rezultatul l pstreaz n RAM superoperativ sau pe magistrala
intern. Dispozitivul de joncionare (sumatorul de adrese SMA,
registrele segmentelor i IP RAM superoperativ, registrele tampon,
irul de instruciuni IQ i interfaa magistralei) determin adresele
fizice a memoriei, alege i aeaz n irul instruciunile, realizeaz
schimbul de date ntre magistral intern i cea extern, formeaz
semnalele la ieirile magistralei externe. Ambele dispozitive
lucreaz paralel, datorit acestui fapt alegerea i realizarea
instruciunilor este corelat n timp. Corelarea nu se realizeaz dac
irul este ncrcat (la 3/4), se realizeaz instruciunile sau este
cererea pentru schimb de date de la magistrala extern. Mrimea
rndului comenzii MP K1810BM86 este de 6 baii. Conduce cu lucrul MP
lui dispozitivul decomand i sincronizare, care primete comenzile
din rnd, dar i indicii (caracteristicile) din registrul fanioanelor
F i semnalele de sincronizare i comand cu regimurile de la bornele
de ieire exterioare.Destinaia ieirilor exterioare a MP K1810BM86
/K1810BM88 n dependen de regimul de lucru (minimal MN/MX = 1) sau
maximal (MN/MX = 0)) sunt artate n fig. 2.1.3 2.1.4.
Microprocesoarele se sincronizeaz datorit semnalor, venite prin
intrarea CLK. Alte intrri exterioare asigur conducerea cu
regimurile: de instalare iniial (CLR), ateptarea de aparat (RDY) i
deprogram ( TEST ), ntreruperilor mascate (INT) i nemascate (NMI),
fixarea magistralei n regimul minimal (HOLD) i maximal (RQ/E
1,0).
Fig. 2.1.2. Structura MP K1810BM86
n regimul minimal MP K1810BM86 (fig. 2.1.3) are urmtoarele
ieiri: linia tristabil de alegere a cutiei majore DM/DE, poziia BHE
/ST7 pentru K1810BM86, adresa tristabil a magistralei de ordinul
4/poziia A19...A16/ST6...ST3 i magistrala de ordinul 16 a
adreselor/date-lor AD15...AD0 pentru MP K1810BM86; linilor de
comand cu interfaa de ma-gistral STB, folosit pentru nscrierea
adresei n registrul de adres exterior, liniilor tristabile pentru
trimiterea DE i ndreptrii de transmitere OP/IP ce formeaz
magistrala de date, liniilor tristabile de comand cu D/DE alegerea
DM/DE: M/IO pentru MP K1810BM86; citirea RD; nscrierea WR; liniei
tristabile de comand cu controlerele exterioare ce deservesc
ntrerupeperile INTA, liniilor de afirmare a fixrii magistralei
HLDA. Codul format de combinaia semnalelor SSTO, IO/M, OP/IP indic
8 stri de funcionare a magistralei de sistem. Acest cod poate fi
utilizat de circuitele externe pentru formarea semnalelor de
comand. Microprocesorul are ieiri aparte a magistralei de adrese de
8 bii A15...A8 i magistral multiplexat tristabil de adrese/date
AO7...ADO. Ieirea de adrese ale registrelor de segment la
terminalele ST3, ST4 permite de a lrgi spaiul de adresare a memorie
pn la 4 MB, utiliznd pentru fiecare segment memorie aparte cu volum
1MB. Regimul de oprire are loc la terminarea executrii programului,
dup instruciunea HLT procesorul nceteaz citirea instruciunilor i
executarea lor. n acest caz n regim minimal apare un semnal la
ieirea STB la ieirile ST2...ST0. n acest regim procesorul nu
genereaz nici un semnal de comand. Din regimul de oprire
microprocesorul poate fi scos cu semnalul RESET sau semnalul de
ntrerupere la intrare INT.
n regimul de resetare microprocesorul K1810BM86 trece dup
semnalul activ la intrarea CLR. El de obicei se formeaz la
conectarea alimentrii i trebuie s acioneze timp de 50 ms dup
atingerea valorii nominale a tensiunii de alimentare. Pentru
resetarea n timpul lucrului este necesar de format semnalul CLR la
intrare cu durata nu mai puin de 4 tacte a impulsurilor de
sincronizare CLK. La aplicarea semnalului RESET procesorul ntrerupe
executarea operaiilor interne i instaleaz n starea a treia
terminalele A19...A16; AD15...AIO; BHE; M/IO; ST2; OP/IP; ST1; DE;
STO; WR; LOCK; RD cu trecere prin unitate i n stare dezactiv
terminalele INTA=1, STB=0, HLDA=0, RQ/E=1. Dup trecerea semnalului
RESET n starea are loc iniializarea registrelor microprocesorului.
Dup finisarea acestei operaii procesorul trece la executarea
programului de pe adresa FFFFO16. Pe aceast adres se afl
instruciunea de trecere la nceputul programului.
Fig.2.1.3 Destinaia pinilor n regim minimal MP K1810BM86
n regimul maximal MP are ieirea tristabil a magistralei strii
ST2...ST0 (fig. 2.1.4), codul la ieirea creia se folosete pentru
formarea semnalelor de comand cu interfaa i DM/DE cu ajutorul
controlerului exterior a magistralei i conducerea cu accesul
trecerii spre magistrala de sistem de utilizare general cu ajutorul
arbitrului exterior al magistralei. Celelalte capete se folosesc
pentru sincro-nizarea lucrului cu procesorul (QS 1, 0 i RQ/E 1, 0)
i blocarea accesului la ma-gistrala de sistem (LOCK).
Fig. 2.1.4 Destinaia pinilor n regim maximal MP K1810BM86
Fig.2.1.5. Destinaia pinilor MP K1810BM86
Fig.2.1.6 Structura procesorului pe CI MP K1810BM86 cu
magistrala de sistem de 16 bii multiplexatn schema interfaa
magistralei de adres este realizat pe MI registre tampon KP580 82
iar interfaa magistralei de date pe MI formator de magisrale
KP580BA86. Multiplexorul K555K11 formez semnale de citire/nscriere
a DM i DE separate. Capacitatea sarcinii magistralei este de 32mA.
Exist posibilitatea de organizare a canalului cu acces direct
analogic cu organizarea canalelor DMA a procesoarelor din familia
KP580. Componena magistralei procesoarelor este analogic cu
magistrala procesorului din familia KP580, dar se deosebete prin
ordinuitatea magistralei de adres (magistrala de ordinul 20
A19...A0 n procesorul din familia K1810BM88 i magistrala de ordinul
21BHE , A19...A0 n procesorul din familia K1810BM86) i ordinuitatea
magistralei de date (D15...D0) n procesorul din familia K181086.
Procesoarele din familia K1810BM86/K1810BM88 n regim maximal
for-meaz, utiliznd MI, controlere pentru magistrala K181088, care
formeaz semnale de comand cu interfaa magistralelor de date i
adrese, i semnale de comand citire/nscriere.
2.2 Generatorul de system
Generatorul de sistem se realizeaz pe microcircuitul integrat
(MI) K181084. Microschema K181084 este construit pe baza
tehnologiei bipolare, se alimenteaz de la sursa de +5V i consum un
curent egal cu 160 mA. Ea asigurformarea semnalelor de sincronizare
a MP-lui, semnalelor de sincronizare a DE, sincronizarea i formarea
semnalelor instalrii iniiale i de pregtire a magistralei de sistem.
Destinaia ieirilor MI K181084 este artat in fig. 2.2.1. Microschema
este sincronizat de generatoarele funcionale interne i externe cu
frecveva 12...25 MHz, alese pe intrarea F/C. Generatorul interior
este stabilit de ctre rezonatorul de cuar exterior, conectat la
intrrile X1, X2 i are posibilitatea de a evidenia cele mai inalte
armonice ale rezonatorului de cuar (cu ajutorul conturului
oscilant, conectat la intrarea TANK). Semnalele de sincronizare a
MP (ieirea CLK) se formeaz datorit divizrii in 3 semnale de
funcionare a generatorului, iar semnalele de sincronizare (ieirea
PCLK) divizrii in 2 semnale CLK. Iei-rile asigur curentul sarcinii
= cu 5 mA.Generatorul de sistem KP181084 este destinat dirijrii
microprocesoarelor KP1810BM86/88 i dispozitivelor periferice, de
asemenea pentru sincronizarea semnalelor READY cu semnalele de tact
ale microprocesorului i semnalelor magistralei interfeei MULTIBUS.
Generatorul de sistem include circuite de formare a impulsurilor de
tact (OSC, CLK, PCLK), semnalului RESET i semnalului READY
.Circuitul de formare a impulsurilor de tact genereaz semnalele:
CLKfrecvena de tact pentru microprocesor;PCLKfrecvena de tact
pentru dirijarea circuitelor periferice;OSCfrecvena de tact a
generatorului etalon, necesar pentru dirijarea dispozitivelor
sistemului i pentru sincronizare. Semnalele sunt sincrone,
frecvenele lor sunt legate de relaia: FOSC=3FCLK=6FPCLK n regim de
generator intern i:FEFI=3FCLK=6FPCLK n regim de generator
extern.Alegerea regimului de funcionare se determin de potenialul
la intrare F/C. Dac intrarea este conectat la mas, atunci GS
lucreaz n regim de formare a semnalelor de la generatorul intern,
iar dac la F/C se aplic un potenial naltatunci n regim de formare a
semnalului de la generatorul extern.
Fig. 2.2.1 destinaia ieirilor MI K181084
Pentru sincronizarea de faz a semnalelor de ieire se folosete
intrarea CSYN. Semnalul unitar de durata nu mai puin de 2 tacte a
impulsurilor de sincro-nizare de la intrarea CSYN instaleaz i reine
divizorul in starea 0 (zero). La sfir-itul semnalului, la intrarea
CSYN i la ieirile CLK i PCLK apar semnale de sin-cronizare.
Semnalele aplicate la intrarea CSYN, sunt sincronizate de
circuitele ex- terioare de la sursa impulsurilor de sincronizare,
aplicate la intrarea EF1. La utili- zarea generatorului funciopnal
interior, CSYN = 0. Microschema asigur sincroni- zarea semnalelor
instalrii iniiale de la intrarea RES i pregtirii de la 2 intrri de
comand RDY1, RDY2. Semnalul pregtirii nivelului unitar la ieirea
RDY1 se formeaz, dac RDY1=1 cind 1 AE =0 i RDY2=1 cind AE2=0.
2.3 Circuitul de formare a semnalului READY
Semnalul de intrare READY se utilizeaz n calitate de afirmare a
posibilitii de schimb (transfer). Circuitul de formare a acestui
semnal n GS este construit astfel, pentru a simplifica conectarea
sistemului n magistrala interfeei MULTIBUS i are dou perechi de
semnale identice RDY1, AEN1 i RDY2, AEN2 conectate cu un circuit
SAU. Semnalele RDY sunt formate de elemente ce intr n sistem i
indic posibilitatea lor de schimb. Semnalele AEN permit formarea
semnalului READY n semnalele RDY, afirmnd adresarea elementului
adresat. Elementul de ieire al schemei (F) formeaz frontul
semnalului READY.
Fig2.3.1. Reprezentarea grafic a generatorului impulsurilor de
tact 181084
2.4 Proiectarea magistralei
Controlerele cu magistralele prezint amplificatoare care
realizeaz acordarea ieirilor procesorului central cu magistralele
de transmitere a informaiei. n sistemul de microprocesor liniile de
adresare sunt conectate cu un ir de intrri ale diferitor module
conectate n paralel. Unitatea de memorie de obicei consum un curent
mic (0,02-0,4 mA), ns n componena sistemului intr dispozitive
logice care au un consum de 1,6 mA n starea zero logic i 0,04 mA n
starea unu logic.Pentru a micora consumul de curent n liniile
semnalelor logice cu scopul de a evita necesitatea introducerii
controalelor cu magistralele, transformri logice se pot realiza pe
baza CI din familia K 555, care au un consum de curent redus: 0,36
mA n starea zero i 0,02 mA n starea unu. n aa mod microprocesorul
poate rezista sarcina a 5 CI din familia K 555.ns n caz general
sarcina dup curent pe liniile de adrese poate ntrece posibilitile
CI i atunci apare necesitatea utilizrii controlerelor de
sistem.Microcircuitele KP580BA86 i KP580BA87 sunt cele mai
convenabile pentru utilizarea practic. n comparaie cu formatoarelor
de magistrale din familia K589 acestea au incorporate 8 controlere
de magistrale care satisfac acordarea ntregii MD i strii acesteia.
La proiectarea sistemului de microprocesor este necesar de a
determina sarcina dup curent asupra fiecrei linii magistralelor MA
i MD. Dac sarcina sumar a uneia din linii va fi mai mare de ct
valorile admisibile, n aa caz se utilizeaz controlerelor de
sistem.
2.4 Controlerele cu magistralele i controlere de sistem
Controlerul cu magistralele KP580P82 este utilizat i n calitate
de organizator cu tampoanele de memorie, porturi I/O,
multiplexatori, etc. El conine opt trighere informaionale (T) cu
circuite de ieire (SW) cu trei stri, semnale comune de nscriere a
informaiei STB i dirijarea cu circuitele de ieire OE. n aa registru
la circuitele de ieire se conecteaz ieirele neinversate a
trigherilor informaionali.Destinaia pinilor:DI7-DI0liniile datelor
de intrare;D07-D00liniile datelor de ieire;STBsemnal de
strobare;OEpermiterea transferului de date;La prezena semnalului de
nivel nalt la intrarea STB starea liniilor de intrare DI7-DI0 se
transmite la liniile de ieire D07-D00. Homorarea n trigherile
informaionale se realizeaz la trecerea semnalului STB de la nivel
nalt la cel jos (la cderea semnalului STB). Semnalul OE dirijeaz cu
tampoanele de ieire: la OE=0 tamponul se deschide, la OE=1el trece
n starea cu impedan nalt. Semnalul OE nu influeneaz nici asupra
strilor trigherilor informaionali, nici asupra funciei de
nscriere.Curentul de intrare mic i de ieire mare permit de a
utiliza aceste elemente n calitate de tampoane de memorare sau
formatoare de magistrale, conectnd n acest caz STB printr-un
rezistor 1 k la +5V, iar intrarea OEla masa ceea ce-l face
transparent.Controlerul de sistem KP580BA86 se utilizeaz n calitate
de formator al magistralei de date. Puterea mare de ieire i
simplitatea de dirijare permite de a le utiliza n proiectarea
tampoanelor bidirecionale intermodul sau ca etaje simple de
amplificare.Formatorul const din opt module funcionale similare cu
semnale comune de dirijare T i OE. Destinaia
pinilor:A7-A0intrarea/ieirea liniilor de date. n dependen de starea
intrrii T ele pot fi de intrare, dac la T este aplicat semnal de
nivel mic;B7-B0intrarea/ieirea liniilor de date. Ele sunt de ieire
dac T are semnal de nivel mic i de ieire dac la T se aplic semnalul
de nivel mare;Tsemnal de dirijare de intrare. Dac T=0 are loc
transferul de la B la A (regim BA), la T=1de la A la B. Semnalul
Talege formatorul-amplificator de sus sau de jos, permind
transferul corespunztor;OEsemnal de intrare de permitere a
transferului. Cnd OE=0 starea cu impedana nalt de la ieirea
amplificatorului-formator ales dup intrare. Avantajele
formatorului: curent de ieire major la un curent de intrare mic,
lipsa zgomotului la ieire la comutri.
Fig.2.4.1 Reprezentarea grafic a registrului formator a
magistralei de adrese 58082Fig.2.4.2 Reprezentarea grafic a
formatorului magistralei de date 580BA86
Pentru dirijarea cu memoria de destinaie general i interfeele
familiei KP580 este necesar de utilizat magistrala multiplexat cu
conectarea tampoanelor magistralelor. n aa scheme interfaa
magistralei de adrese MA este realizat pe CI registrelor tampon
KP58082, iar interfaa magistralei de date MDpe CI formatoarelor de
magistrale KP580BA86. Multiplexorul K55511 formeaz semnalele
citire/nscriere pentru memorie i dispozitivele
periferice.Capacitatea de sarcin a magistralei 32 mA. MA20bii
A19mAO, MD8 bii D7...D0. Controler al magistralei de comand am
folosit microcircuitul 55511. Microcircuitul dat reprezint un
multiplexor care desparte semnalele de nscriere/citire a informaiei
din memorie de semnalele de nscriere/citire a informaiei de la
dispozitivele externe i pentru transformarea unui cod binar regulat
ntr-un cod unitar (cod unitar semnal activ ntr-o singur poziie).
Acest decodificator acord MP posibilitatea de a accesa sau a apela
unitile memoriei ROM, porturile I/O, controlerul memoriei dinamice.
Reprezentarea grafic a microcircuitului 55511 este artat n
fig.2.4.3.
De la MP prin MA vine adresa din 3 bii, care se decodific n cod
unitar din 5 bii (8 bii posibili). Acest cod se transmite la
unitile sus numite, deoarece intrarea fiecruia este negat ,
semnalul activ va fi zero. Adic vor lucra toate blocurile n afar de
unul (la care vine 1 logic).
La intrarea microcircuitului se aplic semnalele , care
multiplexorul respectiv le separ i formeaz cu ajutorul acestor
semnale i .
Semnalul prezint citirea informaiei din memorie, - nscrierea
informaiei n memorie, - citirea informaiei de la unitatea de
intrare/ieire, prezint nscrierea informaiei n unitatea de
intrare/ieire.
Semnalul care determin citirea /nscrierea informaiei din memorie
sau de la unitatea de intrare/ieire este semnalul care este aplicat
de la microprocesor . Semnalul este semnalul de comand care ajut la
formarea i separarea semnalelor de la ieirea microcircuitului.
Fig.2.4.3. Reprezentarea grafic multiplexorului 55511
Capitolul 3: Proiectarea unitii de memorie 3.1 Proiectarea
unitii de memorie Unitile de memorie ale sistemelor de
microprocesor sunt destinate pentru pstrarea datelor i programelor.
Caracteristicile de baz a unitii de memorie sunt volumul, viteza de
lucru, puterea consumat, rezistena la apariia erorilor. La
proiectarea memoriei se rezolv problemele de divizare a volumului
necesar de memorie ntre memoria operativ RAM i fizic ROM;
proiectarea volumului i capacitii RAM i ROM; realizarea
dispozitivelor de joncionare a RAM i ROM cu magistrala de
sistem.Unitile de memorie se construiesc pe baz de circuite
integrate de memorie care se caracterizeaz cu capacitatea ni i
volumul Ni. Capacitatea necesar se proiecteaz prin adugare a K=n/ni
circuite integrate (CI) conectate n paralel, iar volumul
necesarprin conectarea a L=N/Ni BI conectate serie, fiecare bloc
constituind din K CI de memorie.Sistemele de funcionare a memoriei
cu magistrala de sistem asigur acordarea diagramelor de timp de
funcionare a memorie i operaiile de citire/nscriere, acordarea dup
nivele de sarcin a semnalelor.RAM sunt realizate pe baz de CI
statice cu volumul Ni i capacitatea ni are intrri de adrese cu
capacitatea m=log2Ni, intrrile Ei ieirile de date cu capacitatea
ni, intrrile de citire/nscriere (figura 3.1.1 a,b).Pentru a realiza
capacitatea necesar n a memoriei, K=n/ni elemente de memorie se
conecteaz n module, aa cum e reprezentat n figura 3.1.2. Toate CI a
modulului au intrri de adres comune, selectare a cristalului i
citire/nscriere. ntrrile i ieirile de date formeaz ntrrile i
ieirile modulului dat cu capacitatea n bii. n acest caz CI RAM
static pstreaz biii inferiori ni, iar CI RAM statice (k-1)biii
superiori. Pentru a primi volumul necesar N a memoriei se unesc
L=N/Ni blocuri de memorie aa cum e reprezentat n figura .Pentru
divizarea adreselor de obicei se folosete un multiplicator de
adrese, numrul de ieiri ai cruia L este egal cu numrul de module de
memorie, iar numrul intrrilor l=log2L. Toate intrrile i ieirile
modulelor de memorie, n afar de intrrile de selectare, se unesc
ntre ele, iar intrrile de selectare se unesc n corespundere cu
ieirele multiplexorului de adrese. Modul RAM static cu organizarea
N*n are intrrile de adrese cu capacitatea (l+m)=log2N, intrrile,
ieirele de date cu capacitatea n i 0 intrare comun de
nscriere/citire. Intrarea de selectare CS se folosete pentru a
plasa n locul necesar al spaiului de adres al memoriei.
Fig.3.1.2 Schema de sporire a capacitii memoriei pe CI RAM
static
ROM sunt realizate pe baz de circuite integrate cu memorie fix
de patru tipuri: cu inscrierea datelor in masa, programabile o
singura data(PROM), reprogramabile de mai multe ori cu stergerea cu
ultraviolet(RPROM) si reprogramabile cu stergerea
electrica(ERPROM).ROM cu volumul Ni i capacitatea ni are magistrala
de adrese cu capacitatea m=log2Ni, magistrala de date de ieire cu
capacitatea ni i ntrri de selectare. CI ROM programabile au ntrri
de programare, iar pentru nscrierea datelor la programare se
folosesc ieirile de date a CI.
Fig. 3.1.3. Destinaia ieirilor MC ROM .Sporirea, creterea
numrului de bii i volumului ROM se realizeaz la fel ca i pentruMC
RAM . Pentru conectarea ROM cu magistrala sistemei e necesar de a
forma semnalele de selecie i de citire, care satisfac raporturile
temporare a MC ROM. Parametrii de baz temporari cu toate acestea
sunt timpurilede selecie a adresei TA A i a ciclului TCY. La
conectarea ROM cu magistrala sistemei, care are magistralele de
date i de adres separate, intrrile de adrese i ieirile de date ROM
se conecteaz nemijlocit sau, prin tampoanele magistralei la
magistralele de adres i de date a sistemei corespunztor (fig.
3.1.5). Intrrile de selecie se folosesc pentru seleia de adrese
ROM, iar intrarea de permitere a distribuiei pentru alimentarea
semnalului de citire. In ROM, care nu au intrarea de permitere a
bornelor semnalul de citire se d pe una din bornele de selecie.
Fig. 3.1.4.Schema mririi numrului de bii (a) i a volumului (b)
ROM Fig. 3.1.5 Schema conectrii ROM cu magistrala de sistem.
3.2 Proiectarea memoriei RAM
Pentru realizarea RAM adecvat este utilizarea MC RAM TS din
familiile K541, K537. RAM de volum mic (de la 1 KB pin la 8 KB) pe
circuitul integrat (CI) K1554 permite adresarea RAM cu volum de pin
la 4KB pe MC K541P2, iar cu volum de 8KB pe MC K541P8. Pentru
adresarea RAM de mare volum e necesar de a folosi decodificator cu
8 ieiri. RAM de volum mai mare de 16KB se realizeaz pe MC RAM TS
K541P3 sau MC RAM TD. Schema circuitului RAM pe MC K541P3 este
artat in fig.3.2.1. Pentru conectarea RAM cu magistrala de date a
sistemei se utilizeaz CI a registrului KP580P82.Pentru a obine un
volum de memorie RAM de 32 kB vom utiliza 2 subblocuri de memorie
operativ statica cu 2 microcircuite de memorie K541P3 (16k8) a cite
8 microcircuite conectate in paralel.
Coala
Mod Coala Nr. Document Semnt. Data UTM FIMET TLC- 101 02a
b
Fig.3.2.1. Schema circuitului RAM pe MC K541P3:a) reprezentarea
grafica; b)destinaia bornelor MC RAM TS din familia K541.
Fig.3.2.2. Schema memoriei RAM ST pe baza MC KP 541 PY3
3.3 Proiectarea memoriei ROM
Realizarea memoriei ROM de 8B pe baza MC PROM din familia K556 a
sistemei de microprocesoare pe MC MP K1810BM86 este prezentata in
fig.3.3.1 urmatoare:
Fig.3.3.1. Schema memoriei ROM a microprocesorului K1810BM86
Fig.3.3.2 Harta memoriei RAM i ROM.
Capitolul 4: Proiectarea unitatii de intrare/iesire
4.1 Proiectarea unitatii de intrare/iesire
Procesul tehnologic const dintr-un ir de aciuni care trebuie
executate ntr-o ordine anumit. Ordinea necesar de execuie a
operaiilor tehnologice se asigur uor de ctre sistemul de dirijare
programabil. Mecanismul care necesit dirijarea poate fi conectat la
unul din porturile I/0. Desigur aparatele reale este inutil de a
conecta direct la sistemul microprocesor, deoarece acestuia nu-i
ajunge puterea destul pentru a dirija, funcia lui este de a
controla i regla procesul. Pentru a asigura regimul normal de
funcionare este nevoie de un ir de dispozitive: porturi,
amplificatoare, relee etc.Convertorul este unul din aceste
dispozitive. El permite de a transforma irul semnalelor digitale n
semnale analogice i invers (CDA i CAD).Microcircuitul KP580BB55A
prezint port paralel de ntrare/ieire, se utilizeaz n calitate de
dispozitiv de ntrare/ieire de destinaie general ce realizeaz
joncionarea diferitor dispozitive periferice cu magistrala de date
a sistemului. MI KP580BB55A e realizat pe nMOP-tehnologie, e
alimentat de la sursa de +5V i lucreaz cu curentul de
120mA.Microcircuitul poate funciona n trei regimuri de baz:- n
regimul 0 se asigur posibilitatea transferului sincron dirijat de
program a datelor prin 2 canale independente PA i PB de 8 bii i dou
canale de 4 bii BC.- n regimul 1 se asigur posibilitatea nscrierii
sau citirii informaiei n/sau din dispozitivul periferic prin dou
canale independente de 8 bii BA i BB dup semnale de dirijare. n
acest caz liniile canalului C se folosesc pentru recepionarea i
transmiterea semnalelor de dirijare cu transferul de date.- n
regimul 2 se asigur posibilitatea de transfer a informaiei cu
dispozitivele periferice prin canalul bidirecional de 8 bii BA dup
semnale de dirijare. Pentru asigurarea transferului se folosesc 5
linii ale canalului BC. Destinaia ieirilor MI sunt artate in
fig.42. Porturile A i B de 8 bii, portul C conine dou porturi cite
patru bii. Poturile sunt legate cu DC cu ajutorul ieirilor
PA7...PA0, PB7...PB0 i PC7...PC0, programabile pe intrri i ieiri.
Portul A conine registrul de ieire de 8 bii cu formatoare de ieire
i registru de intrare de 8 bii cu formatoare de intrare. El poate
funciona la intrarea sau ieirea cuvintului de 8 bii in toate cele
trei regimuri . Portul B const din registrul I/O din 8 bii cu
formatoare de intrare i ieire i el poate fi folosit in cele dou
regimuri: 0 i1. Portul C e format din dou registre, cite 4 bii
fiecare. Fiecrui registru ii corespunde grupa sa de formatoare I/O,
folosite pentru intrarea/ieirea cuvintelor de 4 bii in regimul 0.
La funcionarea porturilor A i B in regimurile 1 sau 2 ieirile
portului C sunt folosite pentru primirea i eliberarea semnalelor de
comand de schimb, iar registrul portului C are funcia registrului
de stri. Registrul cuvintului de comand (RCC) conine informaia care
instaleaz porturile la intrare i ieire in unul din regimurile lui
de lucru. Schimbul cu porturile I/O i RCC se realizeazp prin MD
D7...D0 sub comanda semnalelor, venite la intrarea S C, adresa A1,
A0 i citirea/inscrierea D R , R W . La venirea la intrarea RES a
tensiunii unu logic RCC se instaleaz in starea in care toate
canalele se instaleaz in regimul 0 pentru introducerea informaiei.
La scoaterea semnalului de la intrarea RES, coninutul RCC nu se
schimb i, respectiv, nu se schimb regimul de lucru al interfeei. MI
e orientat la concordana cu anumite magistrale de sistem. Schema de
concordan cu magistralele procesoarelor pe MI KP580, 8085A i K1810
este artata in figura 4.3. MI se aleg dup semnalul care e format de
selectoarele de adres (SA). In schem MI e conectat la liniile
inferioare a DC i e ales prin A0=0. Intrrile A1,0 a MI sunt
conectate la liniile A2,1 a magistralei de adrese. Selectorul de
adrese discifreaz adresa de pe linia A15...A3 a MA, permiind
accesul impreun cu linia A2,1 la datele de adres in volum de 64
kbaii. La introducerea NI pe liniile D15...D8Reprezentarea grafic
este indicat n figura 4.1 cu destinaia pinilor.Transferul de date
ntre magistrala de date i microcircuit se realizeaz printr-un canal
de 8 bii bidirecional tristabil (D). Pentru legtura cu
dispozitivele externe se utilizeaz 24 de linii de ntrare/ieire
grupate n 3 canale de 8 bii BA, BB, BC, direcia de transmitere a
datelor i regimul de funcionare crora se determin modul de
programare a portului. n sistemul proiectat pe baza
microprocesorului I8086 portul paralel pe baza microcircuitului
KP580BB55A a fost folosit pentru transferul datelor de la tastatura
matricial (canalele BA i BB) i de la convertorul digital-analogic
(canalul BC). Destinaia pinilor microcircuitului:PA7PA0 - canalul
informaional A;PC7PC0 - canalul informaional C;PB7PB0 - canalul
informaional B;RD citirea informaiei;CS selectarea MC;A1, A0 biii
inferiori ai MA;UCC tensiunea de alimentare +5V;D7-D0 canalul de
date;SR instalare n poziie iniial;WR nscrierea informaiei.
272829303132333472635365689PC7PC6PC5PC4PC3PC2PC1PC0PB7PB6PB5PB4PB3PB2PB1PB0PA7PA6PA5PA4PA3PA2PA1PA0373839401234GNDUCCSRWRRDCSA1A0D7D6D5D4D3D2D1D010111213171615142524232221201918IOPFig.
4.1. Reprezentarea grafic a MC KP580BB55A
Fig.4.2. Destinaia ieirilor a MI KP580BB55A
Fig.4.3 Schema concordanei MI KP580BB55A cu magistrala de sistem
a procesoarului pe MI K1810BM86 .
Capitolul 5: Proiectarea tastaturei
5.1 Proiectarea tastaturei
Fig. 5.1. Schema Bloc de Conexiune a Port I/O cu
MSMAMDMCKP580BB55AD7-D0RDWRA0A1CSRESPB7PB0PC7PC0PA7PA0IOPRESCSTastatur1684888228Pentru
a avea posibilitatea de a dirija cu SMP din exterior vom utiliza i
tastatura. Tastatura se conecteaz la SMP cu ajutorul unuia din
porturile paralel KP580BB55A studiat mai sus. Schema bloc de
conexiune a tastaturii este prezentat n figura 5.1.
Dup cum am spus mai sus dispozitivele externe se conecteaz la
porturile A , B i C. n cazul proiectrii tastaturii pentru a avea 64
de taste vom folosi portul A i B cu toate 8 linii a
intrrilor/ieirilor. Tastatura nu are nici o schem electric n plus i
prezint nite comutatoare aranjate n form de matrice.La apsarea
tastei corespunztoare liniei li coloanei se scurtcircuiteaz ,
formnd o conectare. Detectnd poziia liniei i coloanei n care s-a
produs scurtcircuitul contactelor se determin codul cuvntului
corespunztoare tastei apsate. Portul de ieire trimite semnal 0 n
linia 0 i n restul liniilor, apoi se numr i se verific liniile
coloanelor. Dac n linia 0 nu este semnal 0 procesul se repet pentru
linia 1 apoi pentru linia 2.Cnd se detecteaz 0 se determin tasta
apsat , poziia liniei este cunoscut dup combinaia introdus , iar
poziia coloanei dup rezultatul introducerii. mprerupnd codul
poziiei liniei i coloanei n care s-a detectat 0 se poate de format
un cuvnt dintr-un simbol artnd poziia tastei apsate. Tastatura are
dou neajunsuri: apsarea concomitent a dou taste i apariia unui
proces tranzitoriu la conectarea ntreruptorului.
Concluzie:
n urma efecturii acestui proiect am fcut cunotin cu etapele de
lucru n cazul cnd este necesar de proiectat sau de elaborat un
dispozitiv. Conform caracteristicilor proiectului nostru am
elaborat schemele bloc ale unitilor n parte apoi am selectat
microcircuitele necesare i corespunztoare reieind din
caracteristicile impuse. Dup schemele bloc am efectuat schemele
electrice pe anumite poriuni. Dup ce am efectuat schemele electrice
pe poriuni mpreunndu-le la un loc am obinut schema electric
principial a sistemului pe microprocesor n ntregime. n ultimul pas
am descris funcionarea i caracteristicile microcircuitelor
utilizate n proiectul dat i am studiat funcionarea n ntregime a
ntregului sistem.
Bibliografie:
1. . . - . . 1988.
. . . .n=kniCSDO(n)CI RAM staticCEOA(m)DO(ni)mniCSCI RAM
staticCEOA(m)DO(ni)mniCSCEOA(m)