Integration von Funktionalitäten Referent: Dipl.-Ing. (FH) Ralph Fiehler Webinar 2019
Integration von Funktionalitäten
Referent: Dipl.-Ing. (FH) Ralph Fiehler
Webinar 2019
© KSG GmbH 2018
Vervielfältigung und Weitergabe an Dritte nur mit ausdrücklicher Genehmigung der KSG GmbH.
ReferentenCornelia TrinkoModeratorin
Phone +43 2985 [email protected]
KSG Austria GmbH Zitternberg 1003571 Gars am Kampwww.ksg-pcb.com
Ralph FiehlerLeitung Entwicklung
Phone +49 3721 [email protected]
KSG GmbH Auerbacher Str. 3-5 09390 Gornsdorfwww.ksg-pcb.com
Webinar 2019 "Integration von Funktionalitäten" | Seite 2
3
Online Seminar - Benutzeroberfläche
Webinar 2019 "Integration von Funktionalitäten" | Seite
Regeln Sie Ihre Wiedergabe-lautstärke individuell
Senden Sie uns Ihre Fragen und Anliegen per Chat
Agenda
4Webinar 2019 "Integration von Funktionalitäten" | Seite
1
23
Einführung
Embedding-Technologien
Integration von Funktionalitäten
Vorstellung KSG
4
Agenda
5Webinar 2019 "Integration von Funktionalitäten" | Seite
1
23
Einführung
Embedding-Technologien
Integration von Funktionalitäten
Vorstellung KSG
4
Mit innovativen Produktions-technologien und erfahrenen Mitarbeitern entstehen in Gornsdorf und Gars am Kamp mehr als 350.000 m² Leiterplatten pro Jahr. Jede einzelne Leiterplatte wird dabei individuell – ganz nach den Vorgaben unserer Kunden produziert.
7Webinar 2019 "Integration von Funktionalitäten" | Seite
Wer wir sindDaten und Fakten
Leiterplattenproduktion in High-Tech Serien p.a
350.000 m²Kunden für
Leiterplatten und Eingabesysteme
110Jahre
Technologiegeschichte
1.000
Mitarbeiter
1000
Fertigungsfläche
45.000 m²
133Mio. Euro Umsatz in
2018
8
Technologie-PortfolioÜberblick
HDI / SBU Multilayer Leiterplatten Hochfrequenz-Schaltungen
Dickkupfer Leiterplatten HSMtec® Iceberg®Leiterplatten
Starrflexible Leiterplatten
Ei
Eingabesysteme Semiflexible Leiterplatten
Doppelseitige Leiterplatten
Webinar 2019 "Integration von Funktionalitäten" | Seite
Agenda
9Webinar 2019 "Integration von Funktionalitäten" | Seite
1
23
Einführung
Embedding-Technologien
Integration von Funktionalitäten
Vorstellung KSG
4
10
Katalysatoren der Leiterplatten-Technologieentwicklung
Webinar 2019 "Integration von Funktionalitäten" | Seite
Einführung
Technologie/ Aufbau- zweilagige LP- Multilayer- Semi-/ Starrflex- IMS, Dick-Cu
Material- Standard FR4- gefülltes FR4- Hochfrequenz-
Material- Polyimid, Kleber- Al-/ Cu-Material
Funktionalität Layout
Zuverlässigkeit
Kosten
Lebensdauer
Umwelt
Bauelemente
Mobilität
Industrie 4.0
Digitalisierung
Demographischer Wandel
Miniaturisierung
Systemintegration
Signalintegrität
3D-Integration
Urbanisierung
Konnektivität / Digitalisierung
Autonomes Fahren
Alternative Antriebskonzepte
Wearable Electronics
Car2Car Kommunikation
Smart Home Devices
Haus-/ Gebäude Automatisation
E-Health
Smart Home Lighting
SensorikRobotics
Connected Patient Monitoring Systems
Maschine-Maschine- Kommunikation
Big Data
Internet der Dinge (IoT)
Künstliche Intelligenz
Smart Citys
Smart Watches & Glasses
Mensch-Maschine- Interaktion
11
Entwicklung der Integrationsdichte
Webinar 2019 "Integration von Funktionalitäten" | Seite
Einführung
2019
Die Hauptfunktion der Leiterplatte besteht darin - Träger und elektrisches Verbindungselement
für elektronische Bauelemente zu sein.
1999
2009
Die Auswirkungen auf die Herstellungstechnologie
des Schaltungsträgers bei fortschreitender
Miniaturisierung und Komplexität der
Bauelemente werden dabei immer größer.
Kleinere Anschlussflächen
Kleinere Bauformen (1005)
Steigende Anschlussdichte
Integration von Funktionalitäten
Höhere Zuverlässigkeit
Geringerer Bauraum
12
Trends HDI-/ SBU-Technologien
Webinar 2019 "Integration von Funktionalitäten" | Seite
Einführung
Quelle: ZVEI
MerkmalPrognose 2025
Standard1 High End
Lagenanzahl 4 bis 12 bis 30
SBU Aufbauten 3 + x + 3 ≥ 4 + x + 4
Line/Space (µm) 75/75 30/30 (15/15)²
BGA Pitch (mm) 0,5 0,4
Dicke Innenlage (µm) 100 25
Dicke Basis-Cu (µm) Microvia-Lage 18 5
AR Blind Microvias (/Tiefe) 1 : 1,2
Breite Stopplacksteg (µm) 70 50
Stopplackfreistellung Pad (µm) 50 < 50
Umverdrahtungstechnologien
Cu-gefüllte PTH (THF)
Blind Microvia (Cu-gefüllt)
Buried Vias
Staggered Vias
Stacked Vias
Anstieg des Materialanteils: von Mittel-/ Hoch-Tg-Basismaterialien von halogenfreien Basismaterialien CAF-beständigen Basismaterialien
Trends
Anstieg der Lagenanzahl Senkung Innenlagen- und PCB-Dicke Geringeres Line/Space Erhöhung Bohrungsdichte und des Aspect Ratio impedanzkontrollierte Aufbauten Minimierung der mechanischen Toleranzen Minimierung der Leiterbild- und Stopplacktoleranzen Einsatz von Mischaufbauten
Basismaterial
Leiterplattenmerkmale
Legende: 1 Volumenproduktion, ² Niveau wird nur von spezialisierten Herstellern erreicht Quelle: ZVEI-Roadmap
Agenda
13Webinar 2019 "Integration von Funktionalitäten" | Seite
1
23
Einführung
Embedding-Technologien
Integration von Funktionalitäten
Vorstellung KSG
4
14
Integrationsfelder - Status quo 2019
Webinar 2019 "Integration von Funktionalitäten" | Seite
Integration von Funktionalitäten
Integrationsfelder
Aktive elektrische BE (ICs)
Fluidische Komponenten(Pumpen, Energieumw.)
Optische Elemente (Lichtwellenleiter, Koppelelemente)
Elektro-optische Elemente (Emitter, Detektoren)
Thermische Elemente (Wärmespreizer)
Sensorik (Temperatur, Druck, …)
Elektromechan. Elemente (Piezo Aktoren)
Elektro.-chem. Elemente (Batterien)
Passive elektr. BE(R-, L-, Cs)
Quelle: IZM
15
Alternative Anwendungsfelder
Webinar 2019 "Integration von Funktionalitäten" | Seite
Integration von Funktionalitäten
Thermisches Management – Energiegewinnung (Wärme-Strom)
Thermischer Transmitter zur Gewinnung von Elektroenergie aus Verlustwärme unter Nutzung des Seebeck-Effektes. Trägerplatine mit integrierten metallisierten Kanälen zur Medienführung (erwärmtes Wasser) zum Thermogenerator.
Gefräste und metallisierte IL vor dem Verpressen
Medienanschluss in der Leiterplatte
16
Alternative Anwendungsfelder
Webinar 2019 "Integration von Funktionalitäten" | Seite
Integration von Funktionalitäten
Übertragungsfunktionen – Opto-elektronische Leiterplatte (EOCB)
Verpresste optische ML-Lage
laser source
dielectric
copper track
optical interconnections
copper cladding
Integration von optischen Wellenleitern und elektrisch-optischen Koppelelementen zur Übertragung von hohen Datentraten. Beispiel: Integration einer heißgeprägten Optofoil in einen Multilayer.
17
Alternative Anwendungsfelder
Webinar 2019 "Integration von Funktionalitäten" | Seite
Integration von Funktionalitäten
Anzeige-/ Beleuchtungsfunktionen Projekte „OLED-Board“ / „Leuchtkraft“
LP-Muster mit leuchtenden
alphanumm. Zeichen und
Symbolen [EL-Druck:,
Freudenberg GmbH]
Integration von Anzeigeelementen für Hintergrund-beleuchtungen und Piktogramme auf die Leiterplatten-oberfläche mittels Siebdrucktechnologie. Basis-Technologien (Dickschicht-) Elektrolumineszenz OLED –Systemintegration
Leiterplattenmuster zur OLED-Aufnahme (Kantenlänge: 25mm)
Ansicht einer Beleuchtungskachel
(Kantenlänge: 85mm)
© KSG GmbH 2018
Vervielfältigung und Weitergabe an Dritte nur mit ausdrücklicher Genehmigung der KSG GmbH.
Umfrage
18Webinar 2019 "Integration von Funktionalitäten" | Seite
Benötigen Ihre elektronischen Baugruppen in Zukunft voraussichtlich Schaltungsträger mit Embedded-Lösungen? ja nein weiß nicht
Wenn ja:
In welchem Zeitraum werden diese Lösungen benötigt? sofort in den nächsten 1-2 Jahren im Zeitraum > 2 Jahre weiß nicht
Agenda
19Webinar 2019 "Integration von Funktionalitäten" | Seite
1
23
Einführung
Embedding-Technologien
Integration von Funktionalitäten
Vorstellung KSG
4
20
Was versteht man unter Embedding-Technologien?
Webinar 2019 "Integration von Funktionalitäten" | Seite
Embedding-Technologien
SMD, Wirebond, Flip Chip
Alle Bauelemente werden auf den Außenlagen der Leiterplatte positioniert.
Die Bauelemente werden auf einer Trägerlage im Inneren der Leiterplatte positioniert.
Konventionelle SMD-Technologie Embedding-Technologie
21
Technologieübersicht
Webinar 2019 "Integration von Funktionalitäten" | Seite
Embedding-Technologien
Kavernen durch Tiefenfräsen/ Laser, Kontaktierung mittels AVT
Cavity
Bauteilkontaktierung durch Löten
Embedded Solder IC
Bauteilkontaktierung durch Laser-Vias
Direct Copper IC
22
Chancen & Herausforderungen
Webinar 2019 "Integration von Funktionalitäten" | Seite
Embedding-Technologien
Gehäuseersatz Flächengewinn
Chancen
Gehäusekonstruktionen anwendungsspezifische Systeme (System-in-Package SiP) integrierte Schirmung und kurze Signalwege erschwertes Reverse Engineering / Plagiatschutz Wärme- und Leistungsverteilung Ersatz für Board-to-Board Lösungen
Miniaturisierung
Funktionen
Zuverlässigkeit
Geringere parasitäre Effekte Schutz vor Umwelteinflüssen, raue Umgebung EMV-Schutz Minimierung der Einflüsse durch Vibration, Stoß und Druck
23
Chancen & Herausforderungen
Webinar 2019 "Integration von Funktionalitäten" | Seite
Embedding-Technologien
vom Leiterplattenfertiger zum Systemlieferanten einer Baugruppe
asymmetrische Lagenaufbauten
Geometrievielfalt Bauelemente
Bestückung im Großformat 18 x 24“
elektrischer Funktionstest (Komponententest)
wirtschaftlicher First-Pass-Yield
ESD-gerechte Prozessierung und Handling
Erhöhung des technischen und logistischen Komplexitätsgrades
Herausforderungen
24
Cavity-Technologie
Webinar 2019 "Integration von Funktionalitäten" | Seite
Embedding-Technologien
Einbettung von passiven/aktiven BE mittels Kavernen-Technologie Erzeugung von Kavitäten durch:
Mechanisches Tiefenfräsen Kombination mechanisches Tiefenfräsen und Laserabtrag
Definition
Integration und Kontaktierung der Bauelemente mittels Standard-AVT (Drahtbonden, Leitkleben, …)
Leiterplattenfertigung (Standardtechnologie)
Erzeugung Kavernen (z.B. Fräsen)
Technologischer Ablauf
1
2
3
Prozessschritt 1
Prozessschritt 3
Prozessschritt 2
25
Cavity-Technologien
Webinar 2019 "Integration von Funktionalitäten" | Seite
Embedding-Technologien
Aufbauprinzip 3-Ebenen-Kavernensystem
Anwendungsbeispiel: Chip-in-Board-Applikation eingebetteter Inertialsensor + ASIC
Kostengünstige Technologieabfolge Einsatz von Standardprozessen hoher Freiheitsgrad bei der Auswahl des Basismaterials
und der Layoutgestaltung
Chancen
eingeengte LP-Prozesstoleranzen hohe AVT-Prozessanforderungen durch
mehrdimensionale Bestückung Flächenverlust Außenlagen
Herausforderungen
Chancen & Herausforderungen
26
Embedded Solder IC-Technologie
Webinar 2019 "Integration von Funktionalitäten" | Seite
Embedding-Technologien
Kontaktierung des aktiven/passiven Bauelementes mittels Lötverfahren auf der Innenlage
elektrische Verbindung über Layout des Multilayers
Prozessschritt 3 Prozessschritt 6
Prozessschritt 5
Prozessschritt 4Prozessschritt 1
Prozessschritt 2Fertigung der benötigten Komponenten, Konfektionierung/Freistellen der Prepregs und Innenlagen
Weiterbearbeitung in den Standardprozessen der Leiterplatte
Pressen des vorgelegten Multilayers (Harzfluss der Prepregs ermöglicht ein Umschließen der Bauelemente mit Harz)
Schichten zu einem Multilayer
Fertigung der zu bestückenden Innenlage
Bestückung / Löten
Technologischer Ablauf
1
2
3
4
5
6
Definition
27
Direct Copper IC-Technologie
Webinar 2019 "Integration von Funktionalitäten" | Seite
Embedding-Technologien
Prozessschritt 2
Prozessschritt 1
Prozessschritt 3Prozessschritt 6
Prozessschritt 5
Prozessschritt 4
Fertigung der benötigten Komponenten, Konfektionierung/Freistellen der Prepregs und Innenlagen
Pressen des vorgelegten Multilayers (Harzfluss der Prepregs ermöglicht ein Umschließen der Bauelemente mit Harz)
Schichten zu einem Multilayer
Fertigung der zu bestückenden Innenlage
Bestückung der Bauelemente, Fixierung z.B. mittels Klebetechnologie
Technologischer Ablauf
1
2
3
4
5
6 Kontaktierung der Bauelemente mittels Laserviasund anschließender Galvanik
Definition
Fixierung der Bauelemente mittels AVT-Standard-Technologien (Kleben, Sintern) auf dem Trägersubstrat (Cu-Folie, Innenlagen, ML-Kern)
Realisierung der elektrischen Anbindung mittels Laservias direkt auf die Anschlüsse des Bauelementes
28
Technologischer Ablauf
Webinar 2019 "Integration von Funktionalitäten" | Seite
Embedding-Technologien
Dienstleister
KundenauftragArbeitsvorbereitung/Datenaufbereitung
Bestückung
Lieferung
AOI ReinigenVersand
Versand an DienstleisterFertigung Innenlage
PressenFertigung nach
Arbeitsplan
Komponententest (elektrischer Test)
Endprüfung
Prüfprozess: Verfüllung
29
Technologievergleich
Webinar 2019 "Integration von Funktionalitäten" | Seite
Embedding-Technologien
hoher Freiheitsgrad in der Lagenaufbaugestaltung geringere Anforderungen an die
Fertigungstoleranzen (Registriergenauigkeit) Verwendung von Standard SMD-Bauelementen
Herausforderungen
Thermische Mehrfachbelastung Vermeidung von Kurzschlußbildung am Bauelement
durch Mehrfachlötung
Embedded Solder IC-Technologie
Chancen
kein Löten der einzubettenden Bauelemente geringere thermische Bauteilbelastung hohe Zuverlässigkeit der Bauteilkontaktierung
durch Direktanbindung des Bauelementes
Chancen
Bauelemente mit Kupferterminals erforderlich hohe Registriergenauigkeiten im Bestückungs-
und LP-Prozess (Lage BE zu Laservia) notwendig (BE 0201 Terminal: 0,15 x 0,30 mm²)
Herausforderungen
Direct Copper IC-Technologie
© KSG GmbH 2018
Vervielfältigung und Weitergabe an Dritte nur mit ausdrücklicher Genehmigung der KSG GmbH.
Umfrage 2
30Webinar 2019 "Integration von Funktionalitäten" | Seite
Welche Embedded Technologie wäre für Ihre Produkt die richtige Lösung? Cayity-Technologie Embedded Solder IC-Technologie Direct Copper IC-Technologie
31
Fertigungsrealisierung
Webinar 2019 "Integration von Funktionalitäten" | Seite
Embedding-Technologien
Leiterplattenhersteller liefert Leiterplatten inklusive Bestückung → Gewährleistung Bestückungsanforderungen müssen zwischen den Partnern eindeutig definiert sein es existiert noch keine langjährig erprobtes Standard-Geschäftsmodell zwischen
Bestückungen und Leiterplattenfertigung generell wird der Einsatz von Standardprozessen der Leiterplattenherstellung
angestrebt, keine Sondertechnologien
Ausgangssituation
Logistische Rahmenbedingungen
verlängerte Lieferzeiten durch zusätzliche Prozessschritte in der LP-Fertigung (separate Fertigung der Träger-Innenlage) und Einbeziehung eines EMS-Kooperationspartners
längerer Forecast wünschenswert (Minimierung der Wartezeit für die Beschaffung von Bauelementen – tlw. lange Lieferzeiten)
32
Fertigungsrealisierung
Webinar 2019 "Integration von Funktionalitäten" | Seite
Embedding-Technologien
Bauelementart/-typ maximale Höhe der Bauelemente minimale Dicke der Bestückungslage Abstände der Bauelemente zueinander bestückte Fläche
Layoutdatensatz Lagenaufbau, benötigte Isolationsdicken, angestrebte Enddicke der Leiterplatte Definition der Einsatzbedingungen Dimensionen der Bauelemente Bestückungsplan, wenn möglich Pick‘n‘Place-Daten Bill of Materials (Bauteilliste) Angaben zur Verpackungsart (Gurt/Tray/Hand) bei Beistellung von Bauelementen
Angaben zur Bewertung der Embedded-Fähigkeit des Designs
Notwendige Kundenunterlagen
33
Fertigungsrealisierung
Webinar 2019 "Integration von Funktionalitäten" | Seite
Embedding-Technologien
Funktionstest
Prüf-/Testkonzept ist zwischen den Kunden und KSG abzustimmen
Elektrisches Prüfequipment für Leiterplatten auf Erfassung von Kurzschluss und
Unterbrechung ausgelegt
Messung von Widerstand, Induktivität und Kapazität möglich
Verschaltungen, wie z.B. RC-Glieder müssen im Einzelfall bewertet werden
Zur genaueren Bestimmung von Widerstand und Induktivität ist eine Messbrücke
bis 200 kHz Messfrequenz vorhanden
Sonderlösung: Funktionsprüfung (In-Circuit-Test) der bestückten Schaltung nur
durch Bereitstellung von Testequipment des Kunden oder über Dienstleister
möglich
34
Materialien
Webinar 2019 "Integration von Funktionalitäten" | Seite
Embedding-Technologien
Einsatz von Standard-Basismaterial, Laminate und Prepregs, auf FR4-Basis
das Harz der Prepregs muss während des Pressens einen niederviskosen Zustand erreichen
teflonbasierte Basismaterialien und Lowflow-Prepregs sind zum Verfüllen ungeeignet
Basismaterialien mit hohem Füllstoffgehalt sind für eine optimale Harzverfüllung ungeeignet
spätere Einsatzbedingungen sind bei der Materialauswahl zu beachten
aufgrund der thermischen Belastung bereits während der Herstellung der bestückten
Komponente (Löten) sollten höherwertigere Basismaterialien gewählt werden
Material TG [°C] DSC Td [°C] α [ppm/K] η [Pa s]
R-1566W 148 350 40 / 180 32…48
IS400 150 330 50 / 250 55
185HR 180 340 40 / 220 85
R-1755V 173 350 44 / 255 23…47
NP-175F 170 350 60 / 230
Panasonic R-1566W/R-1551W im Vergleich niedrige Viskosität halogenfreier Flammhemmer
Isola 185HR
für höhere thermische Anforderungen
Allgemein
Datenblattwerte dienen lediglich als Hinweis auf eine Eignung für Embedded
für jedes Layout muss eine Materialeignung (Schwerpunkt Harzverfüllung unterhalb der Bauelemente) mittels Probepressung nachgewiesen werden
Allgemein
35
Design-Rules
Webinar 2019 "Integration von Funktionalitäten" | Seite
Embedding-Technologien
minimale Größe: 0402 (Fläche der Terminierung)
Kupferterminierung erforderlich
BE-Auswahl stark eingeschränkt
nahezu alle SMD-Bauelemente verwendbar
große Vielfalt vorhanden
gehauste Bauelemente bevorzugt (Mould)
keine Bauelemente mit Hohlräumen oder Flüssigkeiten (Elektrolytkondensatoren) verwenden
maximale Baugröße: 5x5 mm2 (weitere Größen auf Anfrage)
maximale Bauelementehöhe: 2,50 mm (bei LP-Enddicke 3,20 mm)
Bestückbare Fläche: 573 x 426 mm
minimale Dicke BE-Bestückungslage: 0,25 mm + beidseitig Cu-Folie
Oberfläche BE-Bestückungslage (Innenlage): OSP, ENIG
Oberfläche Außenlage: alle Oberflächen möglich außer HAL-Oberfläche
Embedded Solder IC-Technologie Direct Copper IC-Technologie
Allgemein
EngineeringSupport
36
Design-Rules
Webinar 2019 "Integration von Funktionalitäten" | Seite
Embedding-Technologien
Legende Beschreibung Wert
A Abstand der DK zum Bauelement ≥ 1,00 mm
B Abstand Bauelemente zueinander ≥ 1,50 mm
C Höhe der Bauelemente ≤ 2,50 mm
D Dicke der Bauelementeträger (Innenlage) ≥ 0,25 mm
E Kupferdicke Bestücklage ≤ 35 µm
F Enddicke der Leiterplatte ≤ 3,20 mm
G Metall. Restring umlaufend, Innenlagen ≥ 0,20 mmEs gelten zusätzlich die allgemeinen Designregeln für Multilayer und Sondertechnologien, siehe KSG Design Compass.
Lötstoppmaske auf Bestücklage notwendig, als Rahmen um Lötflächen ausgeführt, nicht vollflächig
Bauelemente gleicher Höhe sollten, wenn möglich gruppiert werden, d.h. nicht beliebig auf der Schaltung verteilt platziert werden
Anzahl der Gruppierung abhängig von der Anzahl an verschiedenen Bauelementehöhen
individueller Lagenaufbau für jede Schaltung
erhöhte Verwindungs-/Wölbungsgefahr (unsymmetrischer Aufbau)
Designregeln / Lagenaufbau
AB
C
E
D
FG
37
Embedded Solder IC-Technologie
Webinar 2019 "Integration von Funktionalitäten" | Seite
Embedding-Technologien
Prepregs und Laminate werden durch Fräsen oder Laserbearbeitung an den Bauelementepositionenfreigestellt
Freistellung erfolgt je nach Höhenstufe der Bauelemente
Um direkten Kontakt zu vermeiden, wird die Freistellung umlaufend größer ausgeführt.
Layoutgestaltung Prepreg
Zur Sicherstellung einer vollständigen Harzver-füllung und der Vermeidung von mechanischen Beschädigungen der Bauelemente während des Pressprozesses ist eine Höhengruppierung der Bauelemente für die Prepregs notwendig.
Höhengruppierung
38
Anwendungsfelder
Webinar 2019 "Integration von Funktionalitäten" | Seite
Embedding-Technologien
Modular Camera Module (MoMiCa) – Fraunhofer Gesellschaft IZM
Quelle: FhG IZM / Ostmann
Miniaturisiertes Cameramodul mit eingebetteten aktiven und passiven Bauelementen für den potentiellen Einsatz z.B. in Advanced Drivers Assistance Systems oder Gesichtserkennungssystemen
Technologie: Embedded Solder IC-Technologie
Geometrie
16 x 16 x 3,3 mm²
Embedded Components
32 bit Microcontroller with Image Sensor Interface
256 Mbit Flash Memory
MOSFET
USB ESD Protection
5 DC/DC Wandler
Oscillator 24 MHz
2 LED‘s
34 Capacitors
25 Risistors
3 Inductors
39
Anwendungsfelder
Webinar 2019 "Integration von Funktionalitäten" | Seite
Embedding-Technologien
ID-Kartensystem Intelligentes ID-Zutrittskartensystem mit eingebetteten
aktiven /passiven Bauelementen Authentifizierung durch Fingerabdruck mittels
eingebetteten Fingerprintsensor und/oder Zahlenfeld (PIN-Touchpad)
Statusanzeige durch eingebettete LEDs Technologie: Embedded Solder IC-Technologie
Funktionsprüfung/Selbsttest
Eingebettete passive Bauelemente
40
Anwendungsbeispiele
Webinar 2019 "Integration von Funktionalitäten" | Seite
Embedding-Technologien
Quelle: FhG IZM, Siemens
Embedding IoT-Funksensor-Modul in Test-Motherboard
Zielgröße IOT-Sensor < 0,2 cm³embedded in PCB
Ziel
Entwicklung eines hochintegrierte IoT-Funksensormoduls zur vernetzten Überwachung von Betriebszuständen während der Fertigung und der Produktlebenszeit.
Herausforderung Schaltungsträger
Entwicklung einer Embedded-Technologie für einen miniaturisierten IoT-Sensor-Schaltungsträger
Hochintegrierter IoT-Funksensor - Projekt „PCB 4.0“
41
Anwendungsbeispiele
Webinar 2019 "Integration von Funktionalitäten" | Seite
Embedding-Technologien
Quelle: FhG IZM, plus-it
Rechenleistung für KIKI-Algorithmen
Innovative AVT/ PCB-TechnologieInnovative Radar- und Kommunikationssystem
Ziel Entwicklung eines hochauflösendes Radarsystem mit integrierter KI-gestützter Datenverarbeitung für
kooperatives autonomes Fahren
Herausforderung Schaltungsträger Entwicklung einer Embedding Technologie für den Radar-Sensor mit einem neuartigen dreidimensionalen
Antennensystem
Hochauflösendes Radarsystem – Projekt „KI-Radar“
EngineeringSupport
42
Trends Embedding-Technologien
Webinar 2019 "Integration von Funktionalitäten" | Seite
Embedding-Technologien
Trends
Einsatz dünnerer Substrate Reduzierung der Leiterbahndicke für
Build-up Substrate Reduzierung Line/ Space Reduzierung der Via-Durchmesser Anstieg der thermo-mechanischen
Anforderungen Anstieg des Embedding von aktiven
Bauelementen
Weil Qualitätnicht relativsein kann.
FrästechnologieEingebetteter Inertialsensor (MEMS)
MikroantriebeEingebettete passive Bauelemente in der Steuerelektronik
Quelle Bild: FhG IZM
10 mm
Quelle ZVEI
© KSG GmbH 2018
Vervielfältigung und Weitergabe an Dritte nur mit ausdrücklicher Genehmigung der KSG GmbH.
43Webinar 2019 "Integration von Funktionalitäten" | Seite
Vielen DANK …
… für Ihre Aufmerksamkeit!
44
Ausblick Webinare und Veranstaltungen
Webinar 2019 "Integration von Funktionalitäten" | Seite
Webinare
05.03.2020, 10.30
Grundlagen und Eigenschaften von FR4 Basismaterialien
07.05.2020, 10.30
Auswahl des passenden Basismaterials
Save the date
18.-19.02.2020, Fellbach
EBL 2020 - Elektronische Baugruppen
und Leiterplatten 18.-20. September 2019
… aktuelle Termine finden Sie unter
https://www.ksg-pcb.com/unternehmen/newsroom/
© KSG GmbH 2018
Vervielfältigung und Weitergabe an Dritte nur mit ausdrücklicher Genehmigung der KSG GmbH.
Ansprechpartner
45Webinar 2019 "Integration von Funktionalitäten" | Seite
Dipl.-Ing. (FH) Ralph FiehlerLeiter Entwicklung
Phone +49 (0)3721 [email protected]
KSG GmbH Auerbacher Straße 3 - 509390 Gornsdorfwww.ksg-pcb.com
Dipl.-Ing. (FH) Matthias Schmied
Projektingenieur
Phone +49 (0)3721 [email protected]
KSG GmbH Auerbacher Straße 3 - 509390 Gornsdorfwww.ksg-pcb.com