MAKALAH ARKOM UNIT MASUKAN / KELUARAN DISUSUN OLEH : MUHAMMAD TAUFIK (1010451008) GUSTIAN DERANGGA (1010452024) DEDE DESMANA (10103006) ANNE REFELLINA (1010453020) RAHMA HIDAYAH (1010453036) DOSEN PEMBIMBING : TATI ERLINA , M.KOM PROGRAM STUDI SISTEM KOMPUTER JURUSAN MATEMATIKA FAKULTAS MATEMATIKA DAN ILMU PENGETAHUAN ALAM UNIVERSITAS ANDALAS PADANG 2011
This document is posted to help you gain knowledge. Please leave a comment to let me know what you think about it! Share it to your friends and learn new things together.
Operasi input / output dikomplikasi melalui berbagai macam perangkat eksternal yangmenyediakan sarana pertukaran data antara lingkungan eksternal dan komputer. perangkat
exsternal menempel ke komputer dengan link ke modul i / o. perangkat exsternal menempel ke
komputer dengan link ke modul i / o. perangkat exsternal terhubung ke modul i / o sering disebut
sebagai perangkat perifer.
Kita bisa mengklasifikasikan perangkat eksternal menjadi 3 kt.tegori:
- Human readable: perangkat yang berhubungan dengan pengguna computer
- Machine readable: perangkat yang berhubungan dengan peralatan
- Communication: perangkat yang berhubungan dengan operasi jarak jauh.
Contoh perangkat human readable adalah video dan printer, contoh perangkat machine
readable adalah disk magneik, system, sensor dan tranduser yang sering digunakan aplikasi
robot. dari sudut pandang fungsional, perangkat ini merupakan bagian dari hirarki memori, dan
menggunakan appropriatelely dibahas dalam bab 6. Dari sudut struktural tampilan, perangkat ini
dikontrol oleh modul i / o dan dipertimbangkan dalam bab ini.
Perangkat komunikasi memungkinkan komputer untuk bertukar data dengan perangkat
jarak jauh, yang mungkin merupakan sebuah perangkat yang dapat dibaca manusia, seperti
terminal, perangkat yang dibaca peralatan,atau bahkan komputer lain.
Dalam istilah yang sangat umum, sifat perangkat eksternal ditunjukkan pada gambar 7.2.
antarmuka untuk modul i / o dalam bentuk kontrol, data, dan sinyal status. sinyal kontrol
menentukan fungsi yang kita akan melakukan perangkat, seperti mengirimkan data ke modul i /
o (input/read), menerima data dari modul i / o (output/write). laporan status, atau melakukan
beberapa fungsi kontrol tertentu ke perangkat.(contoh posisi kepala disk). data dalam bentuk bit
atau set akan dikirim ke atau diterima dari modul i / o. Status sinyal menunjukkan keadaan
perangkat. Misalnya siap / tidak-siap untuk menunjukkan cuaca perangkat siap untuk transfer
data. kontrol logistik terkait dengan perangkat kontrol operasi perangkat dalam menanggapi arah
Fungsi kontrol dan pewaktuan (control & timing ) merupakan hal yang penting
untuk mensinkronkan kerja masing – masing komponen penyusun komputer. Dalam sekali
waktu CPU berkomunikasi dengan satu atau lebih perangkat dengan pola tidak menentu
dankecepatantransfer komunikasi data yang beragam, baik dengan perangkat internal seperti
register – register,memori utama, memori sekunder, perangkat peripheral. Proses tersebut bisa
berjalan apabila ada fungsi kontrol dan pewaktuan yang mengatur sistem secara keseluruhan.
Contoh kontrol pemindahan data dari peripheral ke CPU melalui sebuah modul I/O dapat
meliputi langkah – langkah berikut ini :
1. Permintaan dan pemeriksaan status perangkat dari CPU ke modul I/O.
2. Modul I/O memberi jawaban atas permintaan CPU.
3. Apabila perangkat eksternal telah siap untuk transfer data, maka CPU akan mengirimkan
perintah ke modul I/O.
4. Modul I/O akan menerima paket data dengan panjang tertentu dari peripheral.
5.
Selanjutnya data dikirim ke CPU setelah diadakan sinkronisasi panjang data dankecepatan transfer oleh modul I/O sehingga paket – paket data dapat diterima CPU
dengan baik.
Transfer data tidak akan lepas dari penggunaan sistem bus, maka interaksi CPU danmodul I/O
akan melibatkan kontrol dan pewaktuan sebuah arbitrasi bus atau lebih. Adapun fungsi
komunikasi antara CPU dan modul I/O meliputi proses – proses berikut :
Command Decoding , yaitu modul I/O menerima perintah – perintah dari CPU
yangdikirimkan sebagai sinyal bagi bus kontrol. Misalnya, sebuah modul I/O untuk
disk dapat menerima perintah: Read sector, Scan record ID, Format disk.
Data, pertukaran data antara CPU dan modul I/O melalui bus data.
Status Reporting, yaitu pelaporan kondisi status modul I/O maupun perangkat peripheral,
umumnya berupa status kondisi Busy atau Ready . Juga status bermacam – macam
Address Recognition, bahwa peralatan atau komponen penyusun komputer
dapatdihubungi atau dipanggil maka harus memiliki alamat yang unik, begitu pula
pada perangkat peripheral, sehingga setiap modul I/O harus mengetahui alamat peripheral
yang dikontrolnya.
Pada sisi modul I/O ke perangkat peripheral juga terdapat komunikasi yang meliputi komunikasi
data, kontrol maupun status.
Fungsi selanjutnya adalah buffering . Tujuan utama buffering adalah mendapatkan
penyesuaian data sehubungan perbedaan laju transfer data dari perangkat peripheral dengan
kecepatan pengolahan pada CPU. Umumnya laju transfer data dari perangkat peripheral lebih
lambat dari kecepatan CPU maupun media penyimpan. Fungsi terakhir adalah deteksi kesalahan.
Apabila pada perangkat peripheral terdapat masalah sehingga proses tidak dapat dijalankan,
maka modul I/O akan melaporkan kesalahantersebut. Misal informasi kesalahan pada peripheral
printer seperti: kertas tergulung, tinta habis,kertas habis, dan lain – lain. Teknik yang umum
untuk deteksi kesalahan adalah penggunaan bit paritas.
Struktur Modul I/O
Terdapat berbagai macam modul I/O seiring perkembangan komputer itu sendiri,contoh
yang sederhana dan fleksibel adalah Intel 8255A yang sering disebut PPI( Programmable
Peripheral Interface). Bagaimanapun kompleksitas suatu modul I/O,terdapat kemiripan struktur.Blok diagram struktur modul I/OAntarmuka modul I/O ke CPU melalui bus sistem komputer
terdapat tiga saluran, yaitusalurandata, saluran alamat dan saluran kontrol. Bagian terpenting
adalah blok logika I/O yang berhubungan dengan semua peralatan antarmuka peripheral, terdapat
DMA meliputi modul-modul tambahan pada bus system. Modul DMA mampu
menirukan CPU, bahkan mengambil alih control system dari CPU. Teknik ini bekerja sebagai
berikut. Pada saat CPU ingin membaca atau menulis blok data, CPU mengeluarkan perintah ke
modul DMA, dengan mengirimkan ke modul DMA informasi berikut ini :
- Read atau write yang diminta.
- Alamat perangkat I/O yang dilibatkan.
- Lokasi awal dalam memori untuk membaca atau menulis.
- Jumlah word yang akan dibaca atau ditulis.
Kemudian CPU melanjutkan pekerjaan lainnya. CPU telah mendelegasikan operasi I/O
ini kepada modul DMA, dan modul itu akan menjalankan tugasnya. Modul DMA memindahkan
seluruh blok data, word per word, secara langsung ke memori atau dari memori, tanpa harus
melalui CPU. Ketika pemindahan ini telah selesai, modul DMA akan mengirimkan signal
interrupt ke CPU. Sehingga CPU hanya akan dilibatkan pada awal dan akhir pemindahan saja.
Jumlah siklus yang dibutuhkan dapat banyak dikurangi dengan mengintegrasikan antara
modul DMA dengan fungsi-fungsi I/O. Terdapat sebuah lintasan antara modul DMA dan sebuah
atau lebih modul I/O yang tidak melibatkan bus system. Sebenarnya logic DMA dapat
merupakan bagian dari modul I/O atau merupakan bagian yang terpisah yang dapat mengontrol
sebuah atau lebih modul I/O. Konsep ini dapat dilanjutkan dengan menghubungkan modul-
modul I/O ke modul DMA dengan menggunakan sebuah bus I/O. Hal ini akan mengurangi jumlah interface I/O didalam modul DMA menjadi satu buaah dan akan memberikan kemudahan
untuk pengembangan konfigurasi. Dalam keseluruhan kasus ini, bus system yang digunakan
bersama oleh modul DMA dengan CPU dan memori dapat digunakan oleh modul DMA dengan
CPU dan memori dapat digunakan oleh modul DMA hanya untuk pertukaran data dengan
memori. Pertukaran data antara modul DMA dengan modul I/O akan terjadi di luar system bus.
1. Perangkat periferal (seperti disk controller) akan meminta pelayanan DMA dengan menarik
DREQ (DMA permintaan) tinggi.
2. DMA akan menempatkan tinggi pada HRQ nya (tahan permintaan), sinyal CPU melalui pin
TAHAN bahwa itu perlu menggunakan bus.
3. CPU akan menyelesaikan siklus bus ini (tidak perlu instruksi ini) dan merespon permintaan
DMA dengan menempatkan tinggi pada HDLA nya (terus mengakui), sehingga memberitahu
8237 DMA yang dapat pergi ke depan dan menggunakan bus untuk melakukan tugas. TAHAN
harus tetap tinggi aktif selama DMA melakukan tugasnya.
4. DMA akan mengaktifkan DACK (DMA acknowledge), yang memberitahukan perangkat
periferal bahwa mereka akan mulai untuk mentransfer data.
5. DMA mulai mentransfer data dari memori ke perifer dengan menempatkan alamat dari byte
pertama dari blok pada bus alamat dan mengaktifkan ESDM, sehingga membaca byte dari
memori ke bus data, tetapi kemudian mengaktifkan IOW untuk menulis ke perifer. Kemudian
DMA decrements counter dan peningkatan pointer alamat dan mengulangi proses ini sampai
hitungan mencapai nol dan tugas selesai.
6. Setelah DMA selesai tugasnya akan menonaktifkan HRQ, sinyal CPU bahwa hal itu dapat
kembali kontrol atas bus nya.
Sementara DMA menggunakan bus untuk mentransfer data, prosesor menjadi idle. Demikian
pula, ketika prosesor menggunakan bus, DMA menjadi idle.Pengontrol 8237 diketahui sebagai
fly-by DMA controller. Ini berarti bahwa data dipindahkan dari satu lokasi lain tidak melewati
chip DMA dan tidak disimpan dalam DMA chip.Therefore, DMA hanya dapat mentransfer data
antara sebuah I / O port dan memori alamat, tetapi tidak antara dua I / O port atau dua lokasi
memori. Namun, seperti dijelaskan selanjutnya, chip DMA dapat melakukan transfer memori-ke-
memori melalui register.
8237 berisi empat saluran DMA yang dapat diprogram secara independen, dan setiap
salah satu saluran dapat aktif setiap saat. Saluran ini diberi nomor 0, 1, 2, dan 3. Para 8237memiliki satu set lima kontrol / perintah register untuk program dan kontrol DMA operasi lebih
dari satu saluran (Tabel 7.2):
• Perintah: prosesor beban mendaftar ini untuk mengontrol pengoperasian DMA.D0
memungkinkan transfer memori-ke-memori, di mana saluran 0 digunakan untuk mentransfer
byte ke 8237 mendaftar sementara dan saluran 1 yang digunakan untuk mentransfer byte dari
register ke memori memory.ketika memori-ke-memori diaktifkan, D1 dapat digunakan untuk
menonaktifkan penambahan / pengurangan pada saluran 0 sehingga nilai tetap dapat ditulis
menjadi sebuah blok memori. D2 mengaktifkan atau menonaktifkan DMA.
• Status: prosesor membaca daftar ini untuk menentukan status DMA. Bit D0-D3 digunakan
untuk menunjukkan jika saluran 0-3 telah mencapai mereka TC (terminal count). Bit D4-D7
digunakan oleh prosesor untuk menentukan apakah saluran mana pun memiliki DMA
permintaan tertunda.
• Mode: prosesor set register ini untuk menentukan mode operasi DMA. Bit D0 dan D1
digunakan untuk memilih saluran. Bit lainnya pilih berbagai mode operasi untuk saluran yang
dipilih. Bit D2 dan D3 menentukan apakah transfer dari perangkat I / O ke memori (menulis)
atau dari memori ke I / O (Baca), atau operasi memverifikasi. Jika D4 diatur, maka alamat
memori mendaftar dan register hitungan yang reloaded dengan nilai-nilai asli mereka pada akhir
sebuah DMA transfer data. Bit D6 dan D7 menentukan cara di mana 8237 digunakan. Dalam
single mode, satu byte data yang ditransfer. Blok dan permintaan mode digunakan untuk transfer
blok, dengan modus permintaan memungkinkan untuk mengakhiri dini transfer. Modus Cascade
memungkinkan beberapa 8237s akan mengalir untuk memperluas jumlah saluran untuk lebih
dari 4.
• Single Mask: prosesor set register ini. Bit D0 dan D1 pilih saluran.
Bit D2 membersihkan atau set bit masker untuk saluran tersebut. Ini adalah melalui register inibahwa masukan DREQ saluran tertentu dapat bertopeng (dinonaktifkan) atau
kedoknya (diaktifkan). Sementara mendaftar perintah dapat digunakan untuk menonaktifkan
Chip DMA keseluruhan, daftar topeng tunggal memungkinkan programmer untuk
menonaktifkan atau mengaktifkan saluran tertentu.
• Semua Mask: mendaftar ini mirip dengan topeng tunggal mendaftar kecuali bahwa keempat
saluran dapat tertutupi atau terbongkar dengan satu operasi menulis. Selain itu, memiliki delapan
register 8237A data: satu alamat memori mendaftar dan satu hitungan mendaftar untuk setiap
saluran. Prosesor set register ini untuk menunjukkan lokasi ukuran memori utama akan
Antarmuka ke perifer dari sebuah modul I / O harus disesuaikan dengan sifat dan operasi
perifer. Salah satu ciri utama dari antarmuka adalah apakah serial atau paralel . Dalam sebuahantarmuka paralel, ada garis yang menghubungkan beberapa modul I / O dan bit perifer, dan
multiple ditransfer secara bersamaan, sama seperti semua bit dari sebuah kata yang ditransfer
secara bersamaan melalui data bus. Dalam serial interface, hanya ada satu garis digunakan
untuk mengirimkan data, dan bit harus ditransmisikan satu demi satu. Sebuah antarmuka paralel
secara tradisional telah digunakan untuk peripheral berkecepatan tinggi, seperti tape dan disk,
- Paralel Interface – beberapa bit ditransfer secara simultan
- Serial Interface- bit yang ditransfer salah satu pada suatu waktu
Point-to-Point dan Multipoint Konfigurasi
Hubungan antara modul I / O dalam sistem komputer dan perangkat eksternal dapat berupa
point-to-point atau multipoint. Sebuah antarmuka point-to-point menyediakan berdedikasi garis
antara modul I / O dan perangkat eksternal. Pada sistem kecil (PC, workstation), khas point-to-
point termasuk yang ke keyboard, printer, dan modem eksternal. Sebuah contoh yang khas
seperti sebuah antarmuka adalah EIA-232 spesifikasi (lihat [STAL07] untuk deskripsi).
Peningkatan penting adalah antarmuka multipoint eksternal, digunakan untuk mendukung
perangkat penyimpanan eksternal massa (disk dan tape drive) dan perangkat multimedia (CD-ROM, video, audio). Antarmuka ini multipoint berada di bus efek eksternal, dan mereka
menunjukkan jenis yang sama logika sebagai bus dibahas dalam Bab 3. Dalam hal ini bagian,
kita melihat dua contoh kunci: FireWire dan Infiniband.
FireWire Serial Bus - IEEE 1394
Dengan kecepatan prosesor mencapai rentang gigahertz dan perangkat penyimpanan memegang
beberapa gigabit, I / O permintaan untuk komputer pribadi, workstation, dan server yang .Yettinggi kecepatan I / O channel teknologi yang telah dikembangkan untuk mainframe dan
superkomputer sistem yang terlalu mahal dan besar untuk digunakan pada sistem ini lebih kecil.
Dengan demikian, telah ada minat yang besar dalam mengembangkan kecepatan tinggi alternatif
untuk Sistem Antarmuka Komputer Kecil (SCSI) dan smallsystem lainnya I / O hasil
interfaces.The adalah standar IEEE 1394, untuk Kinerja Tinggi Serial Bus, umumnya dikenal
sebagai FireWire. FireWire memiliki sejumlah keunggulan dibandingkan yang lebih tua I / O
interface. Hal ini sangat kecepatan tinggi, biaya rendah, dan mudah diimplementasikan. Bahkan,
FireWire adalah mencari bantuan tidak hanya untuk sistem komputer, tetapi juga dalam produk
konsumen elektronik, seperti digital kamera, pemutar DVD / recorder, dan televisi. Dalam
produk ini, FireWire digunakan untuk mengangkut gambar video, yang semakin berasal dari
digital sumber. Salah satu kekuatan dari antarmuka FireWire adalah bahwa ia menggunakan
transmisi serial (Bit pada satu waktu) daripada paralel. Interface paralel, seperti SCSI,
• Transaksi lapisan: Mendefinisikan sebuah protokol request-response yang menyembunyikan
lowerlayer yang FireWire rincian dari aplikasi
LAPISAN FISIK
Lapisan fisik dari transmisi FireWire menentukan beberapa alternatif media dan konektor
mereka, dengan transmisi fisik dan data yang berbeda properti. Kecepatan data 25-3200 Mbps
didefinisikan. Lapisan fisik mengkonversi data biner menjadi sinyal listrik untuk berbagai media
fisik. Lapisan ini juga menyediakan layanan arbitrase yang menjamin bahwa perangkat hanya
satu pada waktu akan mengirimkan data. Dua bentuk arbitrase yang disediakan oleh bentuk
FireWire.The sederhana didasarkan pada pengaturan struktur pohon dari node pada bus
FireWire, disebutkan sebelumnya. Sebuah kasus khusus dari struktur ini adalah sebuah rantai
daisy linier. Lapisan fisik berisi logika yang memungkinkan semua perangkat yang terhubung ke
mengkonfigurasi dirinya sendiri sehingga satu simpul ditetapkan sebagai akar dari pohon dan
node lain diatur dalam orang tua / anak membentuk hubungan topologi pohon. Setelah
konfigurasi ini didirikan, simpul akar bertindak sebagai arbiter pusat dan permintaan proses
untuk akses bus di cara pertama datang-pertama dilayani. Dalam kasus permintaan simultan,
node dengan prioritas alam tertinggi diberikan akses. Prioritas alami ditentukan oleh yangbersaing simpul terdekat dengan akar dan, di antara mereka dari jarak yang sama dari akar, yang
satu memiliki nomor ID yang lebih rendah. Metode arbitrase tersebut dilengkapi dengan dua
tambahan fungsi: keadilan arbitrase dan mendesak arbitrase arbitration.With keadilan, waktu di
bus ini diatur dalam interval keadilan. Pada awal interval, masing-masing simpul set bendera
arbitration_enable. Selama interval, setiap node dapat bersaing untuk akses bus. Setelah node
telah memperoleh akses ke bus, itu reset nya arbitration_ mengaktifkan bendera dan tidak
mungkin lagi bersaing untuk akses yang adil selama interval ini. Ini membuat skema arbitrase
lebih adil, dalam hal ini mencegah satu atau lebih highpriority sibuk perangkat dari memonopoli
bus. Selain skema keadilan, beberapa perangkat dapat dikonfigurasi sebagai memiliki mendesak
prioritas. Node tersebut dapat mendapatkan kontrol dari bus beberapa kali selama suatu keadilan
Interval. Pada dasarnya, counter digunakan pada setiap node prioritas tinggi yang
memungkinkan prioritas tinggi node untuk mengontrol 75% dari waktu bus tersedia. Untuk
setiap paket yang ditularkan sebagai tidak mendesak, paket tiga dapat ditransmisikan sebagai
mendesak.
LAPISAN LINK
link layer mendefinisikan transmisi data dalam bentuk paket. Dua jenis transmisi yang didukung:
• Asynchronous: Sejumlah variabel data dan beberapa byte transaksi informasi layer ditransfer
sebagai paket ke alamat yang jelas dan pengakuan dikembalikan.
• Isochronous: Sejumlah variabel data ditransfer dalam sebuah urutan fixedsize paket yang
ditransmisikan pada interval teratur. Bentuk transmisi menggunakan disederhanakan menangani
dan pengakuan tidak ada. Transmisi asynchronous digunakan oleh data yang tidak memiliki datarate tetap persyaratan. Kedua arbitrase yang adil dan skema arbitrase mendesak dapat digunakan
untuk transmisi asynchronous. Metode default adalah arbitrase adil. Perangkat yang
menginginkan sebagian besar dari kapasitas bus atau memiliki persyaratan latensi yang parah
menggunakan contoh arbitrase method.For mendesak, kecepatan tinggi real-time pengumpulan
data simpul dapat menggunakan arbitrase mendesak ketika buffer data penting lebih dari
setengah penuh. Gambar 7.19a menggambarkan proses asinkron transaction.The khas
memberikan sebuah paket tunggal disebut subaction suatu.
Pada saat pengakuan dikirim, node mengakui dalam kontrol bus. Oleh karena itu, jika pertukaran
adalah interaksi permintaan / tanggapan antara dua node, maka node merespon segera dapat
mengirimkan tanggapan paket tanpa melalui urutan arbitrase (Gambar 7.19b). Untuk perangkat
yang secara teratur menghasilkan atau mengkonsumsi data, seperti suara digital atau video, akses
isochronous disediakan. Metode ini menjamin bahwa data dapat disampaikan dalam latency
ditentukan dengan data rate dijamin. Untuk menampung beban lalu lintas isochronous data
campuran dan asinkron sumber, satu node yang ditunjuk sebagai master siklus. berkala, isu
utama siklus cycle_start paket. Ini sinyal semua node lainnya yang siklus isochronous telah
dimulai. Selama siklus ini, hanya paket-paket dapat dikirimkan isochronous (Gambar 7.19c).
Setiap isochronous sumber data untuk node bus arbitrates memenangkan access.The segera
mengirimkan paket. Tidak ada pengakuan terhadap paket ini, dan data isochronous sehingga
lainnya sumber segera menengahi bus setelah paket isochronous sebelumnya ditransmisikan.
Hasilnya adalah bahwa ada celah kecil antara transmisi dari satu paket dan periode arbitrase
untuk paket berikutnya, didikte oleh penundaan di bus. Penundaan ini, disebut sebagai
kesenjangan isochronous, lebih kecil dari celah subaction. Setelah semua sumber isochronous
telah ditransmisikan, bus akan tetap menganggur lama cukup untuk celah subaction terjadi. Ini
adalah sinyal untuk sumber asynchronous bahwa mereka sekarang dapat bersaing untuk akses
bus. Sumber asynchronous kemudian dapat menggunakan bus sampai awal siklus berikutnya
isochronous. Isochronous paket diberi label dengan 8-bit nomor saluran yang sebelumnyaditetapkan oleh dialog antara dua node yang bertukar isochronous Data. Header, yang lebih
pendek daripada untuk paket asynchronous, juga mencakup bidang data yang panjang dan CRC
header.
InfiniBand
InfiniBand adalah spesifikasi I / O terbaru yang ditujukan untuk pasar server high-end. 3 Para
versi pertama dari spesifikasi ini dirilis di awal tahun 2001 dan telah menarik banyak vendors.The standar menggambarkan arsitektur dan spesifikasi untuk aliran data antara prosesor
dan cerdas I / O device. Infiniband telah menjadi antarmuka populer untuk jaringan area
penyimpanan dan konfigurasi penyimpanan yang besar. Dalam Intinya, Infiniband
memungkinkan server, penyimpanan jauh, dan perangkat jaringan lainnya untuk dilampirkan
dalam sebuah kain pusat switch dan link. Arsitektur switch-based dapat menghubungkan hingga
band. HCA menempel ke server pada kontroler memori, yang memiliki akses ke bus sistem dan
kontrol lalu lintas antara prosesor dan memori dan antara HCA dan memori. HCA menggunakan
langsung-memori akses (DMA) untuk membaca dan menulis memori.
• Sasaran saluran adaptor (TCA): Sebuah TCA digunakan untuk menghubungkan sistem
penyimpanan, router, dan perangkat periferal lainnya ke saklar InfiniBand.
• Infiniband switch: saklar A memberikan point-to-point koneksi fisik ke berbagai perangkat
dan lalu lintas beralih dari satu link ke yang lain. Server dan perangkat berkomunikasi melalui
adapter mereka, melalui kecerdasan saklar switch.The itu mengelola hubungan tanpa
mengganggu operasi server '.
• Link: Link antara switch dan adaptor saluran, atau antara dua switch.
• Subnet: subnet terdiri dari satu atau lebih switch yang saling berhubungan ditambah link yang
menghubungkan perangkat lain untuk mereka switch. Gambar 7.20 menunjukkan sebuah subnet
dengan saklar tunggal, tetapi subnet yang lebih kompleks yang diperlukan bila besar jumlah
perangkat harus saling berhubungan. Subnet memungkinkan administrator untuk membatasi
siaran dan transmisi multicast dalam subnet.
• Router: Menghubungkan subnet Infiniband, atau menghubungkan saklar Infiniband ke
jaringan, seperti jaringan area lokal, jaringan area luas, atau jaringan area penyimpanan. Adaptor
saluran perangkat cerdas yang menangani semua fungsi I / O tanpa kebutuhan untuk
mengganggu prosesor server. Misalnya, ada protokol kontrol dimana switch menemukan semua
TCA dan HCA dalam kain dan memberikan alamat logis untuk each.This dilakukan tanpa
keterlibatan prosesor. Saklar Infiniband sementara membuka saluran antara prosesor dan
perangkat dengan yang berkomunikasi. Perangkat tidak harus berbagi kapasitas saluran, seperti
halnya dengan desain bus berbasis seperti PCI, yang mengharuskan bahwa perangkat arbitraseuntuk akses ke prosesor. Perangkat tambahan yang ditambahkan ke konfigurasi oleh hooking up
masing-masing perangkat yang TCA ke saklar.
Setiap link fisik antara switch dan terpasang antarmuka (HCA atau TCA) dapat mendukung
hingga 16 saluran logis, disebut virtual jalur. Satu jalur diperuntukkan untuk manajemen kain