El microprocesador (CPU). · PDF fileP5 Microprocesador pentium original. P6 Usado en los procesadores Pentium Pro, Pentium II, Pentium II Xeon, Pentium III, and Pentium III Xeon

El microprocesador (CPU).Ingeniería Informática. Ing. Miguel Angel Mendoza Mendoza.

Contenido de la unidad.

1.1. Arquitectura básica y sus operaciones.

1.2. Tipos de arquitecturas en la evolución del CPU.

1.3. Arquitectura multinúcleo.

1.4. Multiprocesamiento (multihilos) en multinúcleo.

Arquitectura básica y sus operaciones.

Tipos de arquitecturas en la evolución del CPU.

Text

Historia y evolución de los microprocesadores.Unidad 1.

Arquitecturas. Intel x86.8086

Primer procesador x86, inicialmente un sustituto del procesador iAPX 432 para competir con Motorola, Zing and National Semiconductor y el selebre Z80

186

Incluye un controlador DMA(Direct Access Memory), control de interrupciones, temporalizadores y logica de seleccion de chip.

286

Primer procesador x86 con modo protegido. i386

Primer procesador de 32 bits. i486

Segunda generacion del procesador de 32 bits que incluia unidad de punto flotante y pipelining.

P5

Microprocesador pentium original. P6

Usado en los procesadores Pentium Pro, Pentium II, Pentium II Xeon, Pentium III, and Pentium III Xeon. Pentium M

Version actualizada del Pentium III's P6 microarchitecture diseñado para tecnologia mobil. Enhanced Pentium M

Version de doble nucleo del procesador Pentium M usada en los porcesadores Core. NetBurst

usado en los procesadsores Pentium 4, Pentium D, y Xeon. Comunmente conocido como "P7". Core

Version de 65 nm. Version de reingeniieria de la arquitectura P6 usada para los procesadores Core 2 y Xeon.

Penryn

Version de 45 nm, arquitectura Core con un cache mas grande, mayor FSB y velocidad de reloj, incluye el set de instrucciones SSE4.1.

Nehalem

Liberado el 17 de noviembre del 2008, version de 45 nm usada en los procesadores Core i7, Core i5, Core i3.Incorpora el controlador de memoria en la matriz CPU.

Westmere

Version de 32 nm reducida de la arquitectura Nehalem con varias novedades. Sandy Bridge

Liberado el 9 de enero del 2011, versión de 32 nm usado en los procesadores Core i7, Core i5, Core i3 de segunda generación, el Pentium B9XX y Celeron B8XX series.

Ivy Bridge

Version de 22 nm reducida de la arquitectura Sandy Bridge liberado el 28 de April del 2012. Haswell

Nueva arquitectura de 22 nm, liberado el 3 de junio 2013. Broadwell

Version de 14 nm reducida de la arquitectura Haswell, esperada para el 2014. Formalmente llamada Rockwell. Skylake

Futura arquitectura.

Cannonlake

Version de 10 nm reducida de la arquitectura Skylake. Larrabee

Version Multi - núcleo de orden x86 -x 64, actualización de la arquitectura P5, con una amplia unidad vectorial SIMD (Single instruction, multiple data) y unidad de muestreo de textura para gráficos. Los núcleos derivados de esta arquitectura son conocidos como MIC (Many Integrated Core).

Bonnell

Version de 45 nm de bajo consumo utilizada en los procesadores Atom. Saltwell

Version de 32 reducida de la arquitectura Bonnell. Silvermont

Version de 22 nm, arquitectura sin orden utilizada para los procesadores Atom. Airmont

Version de 14 nm reducida de la arquitectura Silvermont. Goldmont

Version de 14 nm Atom.

Resumen de la EvoluciónCPU

Arquitectura multinúcleo.

Taxonomia de las arquitecturas de computadora.

(SISD) Single-instruction single-data streams

(SIMD) Single-instruction multiple-data streams

(MISD) Multiple-instruction single-data streams

(MIMD) Multiple-instruction multiple-data streams

Text

SISDUnidad 1

Text

SIMDUnidad 1

Text

SIMDUnidad 1.

Text

Text

MIMDUnidad 1

Text

Shared memory vs message passing

Text

Share memoryUnidad 1

Text

Uno o multiples buses.Unidad 1

Text

Single-stage vs Multistage

Text

Crossbar switch

Redes de interconexion

Text

Redes de interconexiónUnidad 1

Text

Red de un solo bus.Unidad 1

Text

Multiple bus with full bus–memory connection (MBFBMC)Unidad 1

Text

Multiple bus with single bus-memory connection (MBSBMC)Unidad 1

Text

Multiple bus with partial bus – memory connection (MBPBMC)Unidad 1

Text

Crossbar network (a) straight switch setting; (b) diagonal switch setting.

Multiprocesamiento (multihilos) en multinúcleo.