Defecte in lipire : - lipituri cu exces de aliaj - au aspect
sferic ; - lipituri cu lipsa de aliaj - lipituri cu rezistenta
mecanica redusa ; - lipituri false - datorate in special inserarii
defectuoase a terminalelor componentelor (terminale scurte sau
indoite sub componente) ; - lipituri reci - defect major de lipire
. Suprafata lipiturii are o rugozitate mare si se datoreaza
aplicarii unei cantitati de caldura insuficiente sau miscarii
componentei in timpul solidificarii aliajului de lipit .Defectele
frecvente care apar la lipirea cu ciocanul, sunt: lipiturile reci
suprafeele sunt acoperite cu aliaj de lipit dar nu s-a realizat
contact intim ntre materiale de baz i aliaj; cauzele sunt:
suprafeele insuficient nclzite i/sau curate; obinuit, n aceste
cazuri unghiurile de lipire sunt peste 70 90; lipituri arse
suprafeele sunt acoperite cu aliaj, dar ntre aliaj i suprafee exist
straturi de oxizi; cauza const n supranclzire (temperatura prea
mare sau durat prea mare a nclzirii ); obinuit, n aceste cazuri
suprafaa aliajului nu este neted, n jurul lipiturii i n aliaj se
observ impuritai cu aspect clar diferit de al fluxului nears;
lipituri crpate n timpul solidificrii aliajului, piesele au fost
deplasate i aliajul are crpaturi (de regul vizibile); lipituri cu
lips de aliaj - lipirea este realizat, dar cantitatea de aliaj este
prea mic i n consecint rezistena mecanic este redus; lipituri cu
exces de aliaj - lipirea este realizat, dar aliajul este n exces i
terminalele nu se pot tia la lungimea necesar, lipiturile se rup
uor, se produc scurtcircuite; lipituri cu scurtcircuit, datorate
contactului nedorit al vrfului cu suprafee conductoare apropiate
sau, n cazul excesului de aliaj, formarii unor stalactite sau fire
(adesea aproape invizibile) din aliaj la ndeprtarea ciocanului.
realizarea echipamentelor electronice complexe folosite azi n
industrie i cercetare, mai cu seam a sistemelor de calcul, cerinele
privind asigurarea unei fiabiliti ct mai nalte cresc n mod
spectaculos. Aceste cerine sunt cu att mai stringente la
computerele care opereaz n timp real sau cu diviziune n timp. n
acest context, testarea funcionrii corecte care trebuie fcut dup
tehnici riguros precizate, se individualizeaz tot mai mult ca o
activitate cu mare pondere n ntreinerea sistemelor. Odat ns cu
creterea continu a complexitii circuitelor, crete aproximativ
liniar cu aceasta i complexitatea msurtorilor necesare testrii
funcionrii corecte. De asemeni, efortul de testare crete exponenial
cu numrul de intrri i de ieiri ale subansamblului studiat. n aceste
condiii, apare ca vital asigurarea unei eficiene deosebite a muncii
de testare, care, n caz contrar, poate ntrece volumul de mijloace
financiare i de timp cerut de realizarea ntregului produs. De
aceea, deosebit de important este s se ia n consideraie, nc din
faza de proiectare a circuitelor, i testabilitatea acestora.
Testabilitatea trebuie gndit ca un efort concentrat de asigurare a
unei eficiene maxime pe parcursul ntregului ciclu de via al
produsului, din faza concepiei i proiectrii, trecnd prin producie,
pn la service-ul din timpul exploatrii. n termeni cantitativi,
testabilitatea este definit ca msura uurinei ce care se pot scrie i
executa programe de testare comprehensive, ca i a
facilitilor n izolarea componentelor, subansamblurilor i
sistemelor defecte. Testabilitatea produsului trebuie prevzut din
faza de proiectare; de aceea, testabilitatea trebuie privit ca
parte a specificaiilor funcionale pe care sistemul proiectat
trebuie s le respecte. naintea acceptrii proiectrii fiecrui sistem,
trebuie prevzute modalitile de testare a sa n timpul fazelor
proiectrii, n producie i n cmpul de aplicaie al produsului. Din
observaiile expuse mai sus rezult principalele avantaje ale
proiectrii cnd se ine cont de necesitatea testabilitii: 1) scderea
timpului cerut de trecerea produsului din faza proiectrii n cea a
produciei; 2) reducerea efortului proiectului de urmrire a
asimilrii n fabricaie a produsului; 3) scderea costurilor totale de
fabricaie i creterea beneficiilor; 4) optimizarea transferului de
informaie dintre personalul din proiectare i cel din producie
(testare); 5) scderea loturilor iniiale i de-a lungul ciclului de
via, avnd ca urmare sporirea vnzrilor; 6) scderea timpilor de
testare i reducerea ntrzierilor n producie; 7) sporirea puternic a
productivitii muncii de service, deoarece diagnoza i depanarea
devin mult mai eficiente. Lucrarea de fa studiaz obinerea
algoritmilor de testare a circuitelor logice combinaionale i unele
abordri ale testrii circuitelor logice secveniale. De asemenea,
pentru c gestionarea manual a testelor este foarte dificil la
circuitele complexe sau duce la seturi de teste de slab calitate,
se vor studia tehnici de automatizare a testrii, prin folosirea
programelor n limbaje evoluate (C++). Programul de gestionare
automat a testelor are : a) ca intrri: descrierea codificat a
circuitelor logice respective, precum i setul defectelor de diagnoz
(aproape totdeauna, defectele de conectare de tip S-a-0 (stuck at
0=fixat la 0) sau S-a-1; b) ca ieiri: setul de teste cu rezultatele
corecte ateptate, precum i toate informaiile necesare diagnosticrii
automate. Setul de teste automat trebuie s ndeplineasc urmtoarele
condiii: a) detectarea a minimum 95% (uneori 99%) din totalul
defectelor posibile; b) repetabilitatea testelor (testele dau
aceleai rezultate, nefiind influenate de stri iniiale diferite ale
circuitului); c) izolarea automat i rapid a defectelor; d)
actualizarea rapid a testelor, corespunztoare unor modificri
introduse n proiectarea circuitelor logice de testat; e) ncrederea
n corectitudinea testelor; f) compatibilitatea cu o baz de date
deja existent, verificat, utilizat anterior n proiectarea automat a
circuitelor, care conin toate informaiile despre circuitele logice
de testat, necesare generrii testelor. n concluzie, setul de teste
trebuie s fie: a) complet (s detecteze (aproape) toate defectele ce
pot apare); b) minim posibil, pentru a minimiza timpul cerut de
aceast funcionare ce servete asigurrii menionate. Odat defectul
detectat, teste suplimentare pot deveni necesare pentru a
identifica modulul defect. Defectele pot fi studiate pe dou mari
nivele ierarhice: nivelul ansamblului (compus din module
interconectate) i nivelul modulelor corespunztoare unei plachete.
Acest al doilea nivel va fi studiat n aceast lucrare. Defectele n
circuitele logice pot fi: a) complete (duc la funcionarea diferit a
circuitului); b) pariale (degradeaz unii parametri electrici,
statici sau dinamici ai circuitului). Defectele pariale (cum ar fi
cele care afecteaz curenii, tensiunile, formele pulsurilor,
ntrzieri ale semnalelor, reflexii, hazardul), fr a modifica
funciile logice ale circuitului, nu se vor studia aici; ele se
detecteaz prin msurarea unor parametri analogici. Aceste defecte
pot fi corectate prin realizarea de conexiuni mai scurte, adaptare,
izolare i proiectare care exclude hazardul. Totalitatea defectelor
unui circuit se mparte n clase de echivalen, ale cror elemente sunt
indistinctibile, orice teste s-ar aplica (comportarea circuitului
va fi aceeai, n oricare din aceste situaii). Pentru diagnosticarea
unui defect dintr-o clas e necesar accesul n interiorul circuitului
logic i verificarea succesiv a tuturor defectelor poteniale din
clasa respectiv. Ipoteze simplificatoare pentru obinerea testelor
1. Obinerea testelor e mult simplificat dac circuitul nu poate avea
mai mult dect un singur defect n orice moment. Aceast presupunere,
folosit n majoritatea metodelor de obinere a testelor, este
justificat numai cnd testarea este suficient de frecvent pentru ca
probabilitatea producerii a mai mult dect un defect ntre dou testri
s fie neglijabil de mic cu mai multe ordine de mrime mai mic dect
probabilitatea producerii unui defect, i ea relativ sczut. 2. De
asemenea, probabilitatea producerii unui singur defect fizic care
implic
mai multe erori logice simultane va fi tot neglijabil de mic.
Chiar n acest caz, ipoteza unui singur defect poate s nu fie valid
la testarea iniial a circuitului. 3. n evoluia circuitelor, de la
circuitele DRL (diode-resistor logic) la DTL (diode-transisor
logic), TRL (transistor-resistor logic) i TTL (transisor-transistor
logic), cele mai multe defecte pot fi reprezentate printr-o intrare
sau ieire a unei pri ca fiind S-a-0 sau S-a-1. Aceast presupunere
este valabil la majoritatea cazurilor discrete i integrate. Ex. 1:
Un defect mai complex care se poate analiza similar cu defectele
S-a-0 i S-a-1 este reprezentat n figura 0.1. (se presupune logica
pozitiv). Figura 0.1. n cazul: se obine : valoare ar avea B., Ex.
2: Un alt exemplu de asemenea circuit este redat n figura 0.2.
Figura 0.2. poarta OR1 este scurtcircuitat n situaia: sunt forate i
, A=1 ) B.n 1 pentru cazul logicii negative, ( Ex.3: Porile logice
NAND (NOR) se studiaz ca porile AND (OR), urmate de inversor. Ex.
4: Un exemplu de defect mai complex care nu poate fi reprezentat
prin cazurile S-a-0 i S-a-1 este cel din figura 0.3: Figura 0.3. n
cazul porilor DTL-NAND n logic pozitiv, dac ieirile celor doi NAND
sunt conectate mpreun din greeal, rezult c cele dou ieiri devin
egale cu I-ul ieirilor celor dou NAND-uri, ca n figura 0.4: Figura
0.4. Ex. 5: Analog, scurtcircuitnd ieirile de NOR-uri, realizate n
logic negativ, rezult c cele dou ieiri (X i Y) sunt egale cu OR-ul
celor dou pori NOR. S-a constatat c prin defectele S-a-0 i S-a-1 se
pot reprezenta i o serie de alte defecte: defecte multiple, de
scurtcircuit, de implantare, etc. n plus, testnd defectele prin
prisma cazurilor S-a-0 i S-a-1, se definete un numr mai uor de
urmrit de efecte posibile, cu efect benefic n realizarea, mai ales,
a secvenelor de testare automat. 4. Circuitul de studiat este
accesibil numai prin intrrile i ieirile sale. Eventualele puncte de
testare standardizate pot fi privite ca ieiri din circuit. Alte
intervenii n circuit nu sunt posibile. Acest fapt este valabil att
la conexiunile de pe o plcu, ct i n interiorul componentelor
integrate. Obiective urmrite la testarea circuitelor Testnd
circuitele, se au n vedere, n general, dou obiective: a) a urmri
dac circuitul are defecte sau nu (detecia eventualelor defecte); b)
a preciza unde anume n circuit este localizat un anume defect
(localizarea defectelor). Este adevrat c, dup un rezultat pozitiv n
detecia defectelor, se urmrete n gene4ral i localizarea defectului
n vederea depanrii; totui, este util desfurarea altor experimente
pentru detecia defectelor dect pentru localizarea lor
(experimentele pentru localizare sunt, n general, mult mai
costisitoare dect cele pentru detecia defectelor). n plus, pentru
localizare se recomand procedura adaptiv (a condiiona continuarea
experimentului de date intermediare). Prin urmare, pentru
detectarea defectelor s-au dezvoltat teste specifice. Defectele n
circuite digitale n aceast lucrare se vor studia defectele care
apar n circuite cu sau fr LATCH-uri. Aceste defecte se manifeste
cnd circuitul nu mai lucreaz la parametrii proiectai (nu se studiaz
nici defectele de proiectare). Clasificarea general a defectelor
dintr-un circuit Defectele ce apar n circuite pot fi: permanente
(permanent fault) i intermitente (intermitent fault). Defectele
intermitente se manifest instabil n timp; efectele lor nu sunt
reproductibile. Defecte intermitente mai des ntlnite sunt
contactele intermitente i influenele perturbaiilor externe,
inductive sau capacitive. Cercetarea sistematic a defectelor
intermitente n circuite este foarte dificil din cauza
ireproductibilitii acestor defecte. Unele principii de detectare a
lor reies din repetarea permanent a testelor pentru defecte
permanente, planurile de inspecie determinnduse cu ajutorul unor
modele statistice. Trebuie remarcat c trecerea de la defecte
intermitente la defecte permanente este continu: defecte
intermitente cauzeaz deseori, n cele din urm, defecte permanente;
pe de alt parte, defectele intermitente pot fi considerate ca
defecte permanente pe durata apariiei lor (exemplu: contactele
intermitente). Tabelul 1 prezint o clasificare general a
defectelor. Clasificarea defectelor ce pot apare n circuite
digitale Tabelul 1 A) Prin defectele statice care duc la creterea
complexitii structurii se neleg defectele care conduc la apariia de
noi bucle de reacie sau de noi LATCH-uri n circuit (eventual chiar
la apariia dependenei logice de mrimi exterioare circuitului).
Primei categorii i corespunde creterea numrului de variabile de
stare; ultimei categorii creterea numrului de variabile de
intrare. Ex: 1) scurtcircuite ntre conductoare ale unor semnale
reciproc dependente: 2) inversarea contactelor; 3) implantarea
greit. Toate cazurile anterioare pot duce uor la bucle de reacie
suplimentare; n acest caz a aprut defectul de cretere a complexitii
circuitului (de exemplu, un circuit simplu se poate transforma
astfel n circuit secvenial asincron). B) Defectele de apariie a
valorilor nedeterminate se cuprind, cel mai des, n categoriile: 1)
scurtcircuite; 2) distrugerea cipurilor. Cazurile anterioare se
cuprind n categoria B dac ele fac ca tensiunile s nu mai corespund
valorilor binare 0, respectiv (cnd tensiunea rezultant este ntre
valoarea impus lui 0 i cea impus lui 1. 3) abaterile tensiunii de
alimentare care fac ca o tensiune de semnal s fie n afara limitelor
toleranelor pentru valoarea logic 0, respectiv 1. Defecte logice
Aceast lucrare va studia algoritmii de testare a circuitelor n
vederea detectrii defectelor logice. Definiie. Defectele logice
sunt defecte permanente, statice, care modific n mod univoc
compararea logic a unui circuit, fr a crete complexitatea sa logic.
Neconsidernd deci creterea complexitii, rmn n aceast clas
defectele: 1) conductoare ntrerupte; 2) scurtcircuite; 3) lipituri
reci; 4) inversri de conexiuni; 5) implantarea defectuoas cu
componente; 6) distrugerea unor componente. Defectele logice pot fi
exprimate cu ajutorul funciilor logice; n situaia unui defect
logic, una sau mai multe variabile zk sunt descrise de funcia de
eroare zk=hk(X), n locul funciei standard zk=gk(X), unde: gk(X);
hk(X) X=vectorul de intrare. In cazul circuitelor secveniale,
funcia standard are expresia: zk=gk(Q,X), iar funcia de eroare:
zk=hk(Q,X). Dac doar o variabil este afectat de defect, defectul se
numete singular; n cazul mai multor variabile afectate, se spune c
a aprut un defect multiplu. Scurtcircuitele ntre conductoare de
semnal i inversrile de contacte sunt, n spiritul celor de mai sus,
totdeauna defecte multiple, deoarece afecteaz minimum dou
variabile. La un conductor de semnal ramificat, defectele singulare
pot apare la oricare din ramificaii sau la trunchiul lor comun; n
aceast situaie, de fapt, defectul la trunchiul comun corespunde
unui defect multiplu, care va afecta ramurile circuitului. Clase de
defecte logice I. Defecte de conectare O mare parte din defectele
logice se manifest ca i cum una din intrri (ieiri) sau mai multe ar
avea mereu potenial 0 sau 1. Aceasta e valabil n special la
urmtoarele defecte ce apar n practic: - conductoare ntrerupte; -
scurtcircuit ntre un conductor de semnal i un conductor de
alimentare; - lipituri reci; - distrugerea unor componente. Toate
aceste defecte se vor numi, n continuare, defecte de conectare
(stuck-at faults). Definiie: Defectele de conectare sunt defectele
logice care se manifest ca si cum intrri sau ieiri ale unor
componente ar fi conectate permanent la tensiunea 0 sau 1.
Descrierea unui defect de conectare la intrarea sau ieirea unei
componente se face cu ajutorul unei funcii de eroare speciale,
pentru variabila alocat zk: a) pentru defectul zk mereu n 0:
zk=hk(X)=fn=funcia nul; b) pentru defectul zk mereu n 1:
zk=hk(X)=fe=funcia unitate. n continuare, n ntreg capitolul
introductiv i n capitolul 1 se vor folosi notaiile: a)
;>zk/0zk/1 ; b) n loc de zk=fe: < zk/1> .
II.
Defecte de scurtcircuit
n aceasta categorie se cuprind doar scurtcircuitele ntre doua
conductoare de semnal (scurtcircuitele ntre un conductor de
alimentare si unul de semnal se considera defecte de conectare,
care s-au studiat n subparagraful I ). Dupa cum scurtcircuitul are
tensiunea dominanta "0" (o tensiune nula si o tensiune unitara
conduc, la scurtcircuit, la o tensiune nula) sau "1" (tensiunea
egala cu 0 si cea egala cu 1, creeaza, prin scurtcircuit, o
tensiune "1"), scurtcircuitul va corespunde conectarii de tip AND
(sI), respectiv OR (SAU), a variabilelor afectate de scurtcircuit
("wired AND", respectiv "wired OR"). Care din cele doua valori va
domina n cazul scurtcircuitului, depinde de parametrii tehnologici
ai familiei de circuite folosite si de alocarea valorilor 0,
respectiv 1, domeniilor de tensiune. Fie zki(i= )=variabile
afectate de scurtcircuit; ale variabilelor zki n cadrul
gki(i= )=functiile standard functionarii corecte.Fie: k1, ...,k,
...,k = 1, ...,
= numarul variabilelor interne zk; (k=
);
.
Cu notatiile anterioare aste valabila definitia urmatoare:
Definitie: 1) Efectul unui scurtcircuit AND ntre variabilele zki
(i= manifesta astfel nct functia de eroare hki(X), (i= functiilor
standard gkj(X), (j= ), pentru toate variabilele zki; ) se
) este egala cu conjunctia
hki(X)=
(i=
). ) este
2) La un scurtcircuit OR, functia de eroare hki(X), (i= egala,
pentru () zki, cu disjunctia functiilor standard gkj(X), (j= ):
hki(X)=
(i=
).
3) Daca nici tensiunea nula, nici cea egala cu "1" nu domina,
atunci scurtcircuitul fie ca influenteaza n alt mod functiile
logice ale variabilelor afectate (de exemplu, aparitia unei functii
treapta), fie tensiunea rezultanta a scurtcircuitului este n
domeniul nedefinit si nu poate fi alocata nici valorii "0", nici
lui "1" (apare un defect static de aparitie a unei valori
nedefinite, ca n tabelul 1 al acestui capitol). Acest defect ca si
situatiile n care prin scurtcircuit creste complexitatea
structurii, nu sunt defecte logice.
III.
Defecte de interschimbare
Aceasta categorie cuprinde: a) - inversarea a doua contacte sau
a doua conductoare ale componentelor; b) - interschimbarea a doua
componente (defecte de implantare). a) La inversarea a doua
contacte sau a doua conductoare care au alocate variabile zk si zl,
defectul se scrie astfel:
, unde : gk(X)= functia standard pentru zk; gl(X)= functia
standard pentru zl; hk, hl sunt functiile de eroare pentru
variabilele zk, respectiv zl. b) Defectele de implantare falsifica
functiile standard ale variabilei de iesire a circuitului. Fie: e1,
...,el= variabilele de intrare ale componentelor respective;
a=variabila de iesire a componentei respective. La implementarea
corecta (cu componenta A) este valabila relatia: a=g(e1,
...,el)=fA(e1, ...,el); iar la implementarea, din greseala, a
componentei B: a=h(e1, ...,el)=fB(e1, ...,el).
Functia fA reda dependenta iesirii de intrare cnd se foloseste
componenta corecta, A; fB reda dependenta iesirii de intrari n
cazul folosirii, din greseala, a componentei B. Posibilitatea
detectarii defectelorDefinitia 1: Un defect se numeste "detectabil"
sau "critic" daca se repercuteaza asupra variabilelor de iesire ale
circuitului indiferent n ce mod; n cazul defectelor logice, efectul
este falsificarea valorii cel putin a unei variabile de iesire:
Yj=fj(X), unde: X= vectorul de intrare. Definitia 2: Se numesc
"necritice" defectele nedetectabile din exterior; ele nu
influenteaza marimile de iesire pentru ca ele nu pot schimba vreun
parametru, nici macar la locul defectului, sau pentru ca, datorita
redundantei schemei, efectele lor asupra structurii intere a
circuitului nu se reflecta asupra iesirilor schemei. Exemplul 1:
Figura 0.5. prezinta trei defecte logice necritice la un circuit
AND; n toate cazurile este valabila relatia din cazul functionarii
corecte: d=a b c POZA Figura 0.5. Cazul A prezinta functionarea
normala a circuitului: d=a a b c=a b c. Cazul B prezinta circuitul
cu un defect de conectare necritic (S-a-1): d=1 a b c=a b c. Cazul
C prezinta o situatie de scurtcircuit AND necritic: d=a a b c
(domina nivel 1). Cazul D nfatiseaza acelasi circuit, dar afectat
de un defect necritic de interschimbare: d=a b b c=a b c.
Exemplul 2: este nedetectabil. A
Figura 0.6. prezinta un defect care se remarca pe plan local,
dat la iesire B Figura 0.6. Circuit cu implementare redundanta
Cazul A prezinta circuitul fara defecte. Cazul B prezinta
circuitul cu un defect necritic de conectare (S-a-1). Ca urmare a
ntreruperii ce afecteaza intrarea c, valoarea iesirii din poarta
devine: d=a b (n loc de d=a b c). Cu toate acestea, iesirea y a
circuitului va avea n ambele cazuri aceeasi valoare :
A) B) .
Prin interventii n circuit (introducerea de puncte de test
pentru supravegherea valorii semnalelor interne) defectele
necritice pot deveni critice. nsa aceste puncte suplimentare de
test cresc numarul de variabile de iesire (la testarea circuitului
nu mai trebuie considerate cele n iesiri, ci n+p iesiri, unde
p=numarul punctelor suplimentare de test). Prin urmare, iesirile
initiale si noile puncte de test nu trebuie tratate separat n
procesul testarii. Se pot crea chiar algoritmi de plasare ideala a
punctelor suplimentare de test.
n cadrul acestei scurte prezentri ale celor mai ntlnite defecte
de pe o linie de producie nu ne-am propus s intram n detaliu i s
prezentm cauzele care pot duce la apariia acestor defecte. De
asemenea, nu au fost prezentate toate tipurile de defecte care pot
aprea. Un astfel de mod de clasificare poate ajuta ns la o
identificare mai rapid a cauzei unui anumit tip de defect. 2.2 O
alt modalitate de clasificare a defectelor se poate realiza prin
prisma criteriilor de detectabilitate a anumitor caracteristici ale
componentelor la staiile de test i inspecie. Aceast clasificare se
aplic n special atunci cnd se analizeaz eficacitatea soluiilor de
test i inspecie. a. Prezena componentei - se refer la existena pe
PCBA a unei componente electronice. b. Polaritate - orientarea
corect a unei componente electronice. c. Valoare - se refer la
mrimile electrice care caracterizeaz o component - include i alte
tipuri de caracteristici electrice (n cazul elementelor
semiconductoare, a conectorilor etc.). d. Solderability - modul cum
s-a realizat lipirea componentei pe PCB. Prin atribuirea unor
coeficieni celor 4 criterii se poate obine cte un scor pentru
fiecare component i n final un scor pentru ntreg PCBA-ul. O astfel
de clasificare poate fi utilizat n paralel cu primul mod de
clasificare i este mult mai apropiat de modul cum un echipament de
testare sau inspecie detecteaz defectele.
2.3. O clasificare dup etapele de test structural unde se pot
detecta anumite defecte, este prezentat n diagrama Venn de mai jos.
n ceea ce privete Boundary Scan Test i Functional Test, ambele
modaliti de testare pot detecta pentru anumite componente toate
elementele enumerate mai jos. Sunt ns componente care influeneaz
ntr-o mai mic msur funcionarea unor anumite blocuri i din aceast
cauz anumite defecte relaionate la aceste componente nu pot fi
detec-tate prin aceste 2 tipuri de testare. Acest gen de
clasificare este foarte asemntor cu prima clasificare prezentat,
defectele fiind n mare aceleai, modul de grupare difer ns. Aceast
abordare ajut ns inginerii de test s aplice strategia optim pentru
testarea unei plci, innd cont de capabilitile fiecrei categorii de
echipamente de testare i inspecie. Sunt anumite tipuri de defecte
care pot proveni din zone diferite ale fluxului de producie. Un
astfel de exemplu este cazul fisurilor n corpul unei componente,
ele putnd avea urmtoarele cauze: - manipulare necorespunztoare a
componentelor pe traseul de la productorul de componente
ctre linia SMT; - stres mecanic n timpul procesului de plasare
pe plac (placement); - stres termic n timpul procesului de lipire n
cuptor (reflow) din cauza unui profil termic necorespunztor; -
nerespectarea standardelor de manipulare a componentelor sensibile
la umiditate (moisture sensitive) provoac aa numitul efect popcorn
n procesul de reflow; - stres termic n timpul procesului de lipire
n val (wave-soldering); - interfee de test (fixture) defecte sau
proiectate necorespunztor la ICT sau FCT; - stocare
necorespunztoare a PCBA-urilor sau manipulare necorespunztoare; -
asamblarea final defectuas sau proiectare greit a produsului final.
De aceea, de cele mai multe ori analiza defectelor care apar pe o
linie de producie, este necesar s fie efectuat n cadrul unei echipe
multidisciplinare, care s conin reprezentani din departamentele de
producie, calitate, ingineri de procese i de test etc.
Din punctul de vedere al ponderilor, graficul (Paretto) de mai
jos prezint valorile aproximative pentru principalele tipuri de
defecte. n diferitele studii aprute n ultimii ani chiar dac
ponderile pot s difere uor, ordinea defectelor n general se pstreaz
aceeai. Diferenele sunt date de complexitatea produselor, calitatea
materialelor, calitatea echipamentelor, calitatea personalului de
producie, calitatea designului etc. Procentele reprezint ponderea
defectului respectiv din numrul total de defecte. Nu ne raportm la
o anumit staie de test sau de inspecie, ci la toate defectele care
le putem ntlni la un PCBA, n timpul procesului de producie. 3
MONITORIZAREA DEFECTELOR Pentru a avea o dimensiune a defectelor cu
care ne confruntm, avem la dispoziie mai multe metode de a
cuantifica aceste defecte, pentru ca mai trziu dup ce se ntreprind
aciunile corective necesare s putem s le monitorizm evoluia. Unul
dintre indicatorii foarte uzuali folosii tot mai mult n ultimii ani
pentru a exprima numrul de defecte este PPM/DPMO:
DPMO - numrul de defecte pentru un milion de oportuniti PPM -
pri per milion; n formula de mai sus
Numrul_de_oportuniti_per_unitate = 1 Foarte multe dintre companii i
propun atingerea unor obiective de ordinul DPMO 10). Aa cum am spus
acesta este doar un exemplu, ea poate fi modificat pentru a ine
cont i de ali factori (tehnologie SMT/THT, pitch pentru Circuite
Integrate etc.). Una din abordrile foarte des ntlnite i care ajut
foarte mult la prevenirea apariiei defectelor, este monitorizarea
rezultatelor msurtorilor i a testelor efectuate la staiile de test
i inspecie (AOI, AXI, ICT, FCT). Aceste metode se reunesc sub
numele de Control Statistic al Proceselor sau SPC - prescurtarea n
limba englez. Mijloacele cele mai des utilizate n cazul unor
caracteristici msurabile sunt fiele de control, prin care se
realizeaz o monitorizare a evoluiei n timp a valorilor msurate,
respectiv histogramele prin care se monitorizeaz distribuia
valorilor msurate raportat la un anumit interval.
Cele 2 metode pot fi utilizate conjugat, ele ajutnd att la
interpretarea unor rezultate din trecut, ct i la predicii, n scopul
estimrii comportamentului anumitor echipamente, procese, materiale
etc. Asociat cu acest gen de monitorizare, ntlnim doi indici, care
definesc capabilitatea unui proces: Cp i Cpk. De cele mai multe
ori, aceste date pot fi furnizate chiar de ctre sistemele de
testare automat ATE, acestea avnd posibilitatea de memorare a
valorilor msurate i de prezentarea grafic a lor, respectiv de
calcul al indicatorilor statistici.
Cp - definete gradul de ncadrare a valorilor msurate ntre
limitele de control specificate
Cpk - definete gradul de centrare a valorilor msurate raportat
la valoarea de referin Se urmrete ca cei doi indici s aib valori ct
mai mari, cel puin supraunitare. Un proces sau o msurtoare sunt
considerate stabile dac Cpk>1,33.