-
CONVERSAO DSB/SSB A CAPACITORES CHAVEADOS USANDOTRANSFORMADORES
DE HILBERT RECURSIVOS
Jose Gabriel R. C. [email protected]
Antonio [email protected]
Electrical and Computer Engineering Department, University of
California at Santa BarbaraSanta Barbara CA 93106-9560, USA.
Programa de Engenharia Eletrica, PADS/COPPE, EPoli Universidade
Federal do Rio de JaneiroCaixa Postal 68504, CEP 21945-970, Rio de
Janeiro, Brasil.
ABSTRACT
This work presents the complete implementation ofa
switched-capacitor double-sideband (DSB) to single-sideband (SSB)
converter, using discrete components.In order to obtain ecient SSB
modulation, a HilbertTransformer has been used. The implementation
of theHilbert Transformer through recursive allpass
transferfunctions allows good dynamic range and low sensitiv-ity to
errors on implemented capacitance ratios. Thesampling rate of the
SSB signal can be halved withoutloss of information, leading to
circuit complexity reduc-tion and savings in power consumption.
Experimentalresults are provided, to verify the complete DSB to
SSBconversion. A few practical aspects concerning the pos-sible
monolithic CMOS implementation of this circuitare considered.
KEYWORDS: Switched-capacitor lter, DSB to SSBconversion, Hilbert
transformer, multirate.
RESUMO
Neste trabalho e apresentada a implementacao com-pleta de um
conversor de modulacao DSB (double-sideband) para SSB
(single-sideband) a capacitores cha-
Artigo submetido em 07/12/001a. Revisao em 17/04/01; 2a. Revisao
em 15/04/02Aceito sob recomendacao do Ed. Assoc. Prof. Jose R. C.
Piqueira
veados, usando componentes discretos. Para se conse-guir uma
modulacao SSB eciente, um Transformadorde Hilbert e utilizado. Uma
boa faixa dinamica e sensi-bilidade baixa ao erros nas razoes de
capacitancias saoconseguidas pela implementacao do Transformador
deHilbert atraves de circuitos com funcoes de transferen-cia
recursivas do tipo passa-tudo. A taxa de amostra-gem do sinal SSB
pode ser reduzida por um fator iguala 2 (dois) sem perda de
informacao, reduzindo a com-plexidade do circuito e o seu consumo
de energia. Aconversao de DSB para SSB completa e ilustrada
pelaapresentacao de resultados experimentais. Alguns as-pectos
praticos relacionados a` possvel implementacaomonoltica CMOS deste
circuito sao considerados.
PALAVRAS-CHAVE: Filtros a capacitores chaveados,conversao
DSB/SSB; transformador de Hilbert; proces-samento de sinais
multitaxas.
1 INTRODUCAO
No estagio de frequencia intermediaria (FI) de transmis-sores e
receptores portateis modernos, o grande numerode canais simultaneos
faz com que a segunda frequen-cia intermediaria (FI2) seja muito
menor do que FI.O canal-imagem em FIFI2 pode ter uma amplitudeate
20 dB acima daquela do canal desejado, situado emFI+FI2 (Crols e
Steyaert, 1995), causando interferenciainaceitavel na demodulacao,
e deve ser portanto rejei-
208 Revista Controle & Automacao/Vol.14 no.2/Abril, Maio,
Junho 2003
-
tado. Quando um esquema heterodino coerente empre-gando somente
uma senoide e usado para a demodulacaode FI para FI2, um ltro
passa-banda (FPB) extrema-mente seletivo precisa ser utilizado para
o cancelamentodo sinal indesejado em FIFI2, e tambem sua parte
ne-gativa em FI+FI2, de modo a reduzir a interferenciana
demodulacao. A implementacao integrada do FPB,que tipicamente
possui um fator de qualidade elevado,exige grande area em circuito
integrado. Por outro ladosua implementacao externa aumenta o
consumo de po-tencia e os custos de producao.
As especicacoes do FPB foram simplicadas pelo de-senvolvimento
de conversores com rejeicao de imagem(Abidi, 1995). Neste esquema,
duas formas de onda se-noidais com 90o de defasagem demodulam o
sinal deentrada de FI em componentes I (em fase) e Q (emquadratura)
as quais, antes de serem somadas, sao l-tradas atraves de uma rede
de defasagem (RD) de 90o,para eliminar a imagem em FI2, enquanto
que o si-nal desejado reaparece com o dobro da sua amplitudede
entrada. Por isso, o FPB pode ser projetado comespecicacoes mais
relaxadas, para uma implementacaomonoltica. Este esquema pode ser
considerado comoo dual do metodo de cancelamento seletivo de
bandaslaterais, aplicado em transmissores SSB (Abidi, 1995).Nestes
sistemas, a complexidade de um FPB suciente-mente seletivo para
bloquear uma das bandas lateraisdo sinal, e deixar passar a outra,
e evitada pelo uso deuma estrutura mais ecaz, na qual uma RD de 90o
combanda larga participa de forma fundamental, ao gerarquadratura
em todas as componentes em frequencia dossinais I e Q. A eciencia
destes sistemas depende forte-mente da capacidade da RD em
simultaneamente gerardefasagem de 90o e resposta em magnitude
constantenas linhas I e Q, sobre toda a faixa de frequencias
deinteresse (Steyaert e Roovers, 1992).
Uma tecnica simples de producao de quadratura, co-mumente
utilizada em receptores de rejeicao de ima-gem, consiste em passar
o sinal por um par integra-dor/diferenciador RC que introduz
defasagens de +45o,ilustrado na Fig. 1. Infelizmente, o
balanceamento demagnitude entre as linhas I e Q depende fortemente
dafrequencia, ja que um dos ramos e a sada de um ltropassa-baixas,
enquanto que o outro e sada de um ltropassa-altas. Na pratica,
imprecisoes nos valores reais deR e de C causam descasamentos
adicionais de fase e demagnitude entre as linhas, reduzindo ainda
mais a taxade rejeicao de imagem (IRR). Uma avaliacao de recen-tes
implementacoes mostra que uma IRR superior a 35dB e ainda difcil de
ser atingida com esta tecnica (Punet al., 1998). O erro de
quadratura pode ser corrigidoem parte, porem ao custo de alguma
forma de com-
Figura 1: Uma rede RC-CR de defasagem de 90o.
pensacao, como por exemplo ajustes diretos (trimming)sobre o
circuito integrado (Abidi, 1995 e Lee, 1998, Sec.18.2.6). Para
eliminar estas diculdades, o moduladorSSB apresentado por Hawley et
al., 1995, propoe a se-paracao I/Q no domnio digital. O diagrama de
blo-cos basico desta implementacao digital pode ser vistona Fig.
2(a). Entretanto, uma das desvantagens detal solucao, e de
receptores de FI digitais em geral, ea exigente performance
requerida do conversor A/D emtermos de faixa dinamica e consumo de
potencia (Ra-zavi, Sec. 5.2.4). Detalhes adicionais sobre este
assuntoe comparacoes sao apresentados na Sec. 4.
Este artigo concentra-se no uso eciente de uma RDde 90o para
modulacao SSB no domnio analogico emtempo discreto. Na Sec. 2, e
feita uma breve revisaodo fato de que ltrar uma sequencia de
valores reais (si-nal amostrado) por uma RD de 90o de banda larga
geraum sinal analtico, com valores complexos, cujo espec-tro,
idealmente, e igual a zero para frequencias negativase igual ao
espectro do sinal de entrada para frequenciaspositivas. O sinal
analtico pode entao ser processadoe convertido ao domnio digital na
metade da taxa deamostragem da entrada, sem quaisquer efeitos de
alia-sing, ja que todas as componentes negativas foram eli-minadas
(Gomes e Petraglia, 2000). Consequentemente,podem ser obtidas
especicacoes menos exigentes paraos circuitos de FI, incluindo o
conversor A/D, resultando
Figura 2: Receptores de FI com cancelamento seletivode canal
imagem: (a) Implementacao digital (b) Imple-mentacao a capacitores
chaveados.
Revista Controle & Automacao/Vol.14 no.2/Abril, Maio, Junho
2003 209
-
principalmente em menor consumo de potencia e maio-res nveis de
integracao. Ainda na Sec. 2, e relembradoque um Transformador de
Hilbert pode ser usado para aimplementacao de uma RD de 90o de
banda larga, comcasamento preciso de ganho e fase entre as linhas I
e Q,tendo um grande numero de aplicacoes praticas (Hawleyet al.,
1995; Gold et al., 1970; Web e Kelly, 1978 e Tsui,2001).
Um estudo comparativo (Schussler e Weith, 1987) mos-trou que
Transformadores de Hilbert discretos recursivos(IIR) tem vantagens,
no que diz respeito ao numero deoperacoes aritmeticas e atraso
total, quando compara-dos aos Transformadores baseados em
estruturas FIR(Hawley, 1995; Web e Kelly, 1978). Para aplicacoesna
faixa de FI, o Transformador de Hilbert IIR podeser projetado
usando tecnicas de capacitores chaveados(SC) simples, porem
precisas, para uma implementacaomonoltica de baixo consumo e
pequena area (Petragliaet al., 1998). O projeto usando ltros SC
estrutural-mente passa-tudo, conforme mostrado na Sec. 3, levaa`
boa faixa dinamica da RD e reduzida sensibilidade desua resposta em
frequencia tanto aos erros nas razoes decapacitancias dos processos
de fabricacao CMOS comotambem ao ganho DC nito dos amplicadores
operacio-nais, garantindo melhor casamento I/Q do que as redesRC-CR
convencionais. O Transformador de Hilbert eaqui considerado como um
caso particular de ltro demeia-banda (Sec. 2) (Jackson, 1975;
Ansari, 1987 e Re-galia, 1993), o que permite (i) que os sinais I e
Q sejamsub-amostrados por 2 ja na entrada da rede de defasa-gem e
(ii) que Transformadores de Hilbert IIR com faseaproximadamente
linear sejam projetados (Petraglia etal., 1998).
De forma a validar o metodo de projeto proposto, saoapresentados
na Sec. 3 uma descricao detalhada e resul-tados experimentais da
implementacao de um prototipodo conversor DSB/SSB completo, usando
componentesdiscretos. Multiplicadores a capacitores chaveados
fo-ram projetados para os estagios de conversao, e um ltroa
capacitores chaveados elptico de 5a ordem, tambembaseado em blocos
IIR estruturalmente passa-tudo, foiusado no estagio de ltragem
passa-baixa (Canive et al.,2000). Uma IRR acima de 40 dB foi obtida
experimen-talmente, e pode ser ainda aumentada em implementa-coes
integradas pelo simples uso de tecnicas bem conhe-cidas de layout,
conforme mencionado na Sec. 4. Estesresultados indicam que os
blocos basicos do conversorDSB/SSB proposto, em particular o
Transformador deHilbert IIR, sao boas alternativas praticas para o
proces-samento de sinais em FI em receptores e
transmissoresportateis. Algumas consideracoes de projeto
envolvendouma possvel realizacao monoltica CMOS deste sistema
sao apresentadas na Sec. 4. As conclusoes seguem naSec. 5.
2 FILTROS DE MEIA-BANDA COMPLE-XOS IIR
Um sinal analtico discreto no domnio do tempo y(n)e denido no
domnio da frequencia como sendo iguala zero para < < 0 e
diferente de zero para 0 < < . Sinais reais tem seus
espectros em frequenciasimetricos em torno de = 0, e portanto o
sinal analticoy(n) sempre assume valores complexos (Mitra,
2000):
y(n) = yRe(n) + jyIm(n) (1)
A parte imaginaria de y(n) pode ser gerada ltrando-se yRe(n)
atraves da funcao de transferencia complexa(Mitra, 2000)
HHT (ej) ={ j, 0 <
j, < 0 (2)
O ltro linear, discreto no domnio do tempo, que tem asua
resposta em frequencia denida pela Eq. (2) e deno-minado
Transformador de Hilbert ideal, como mostradona Fig. 3. A partir
das Eqs. (1) e (2), conclui-se quey(n) e yRe(n) sao relacionados no
domnio da frequenciapelo ltro complexo
H(ej) ={
2, 0 < 0, < 0 (3)
A funcao de transferencia complexa denida pela Eq.(3) pode ser
deslocada de /2 em direcao a` esquerdae tambem multiplicada por
1/2, de forma a originar afuncao de transferencia real
normalizada
Figura 3: Geracao de um sinal analtico y(n) atraves deum
Transformador de Hilbert.
210 Revista Controle & Automacao/Vol.14 no.2/Abril, Maio,
Junho 2003
-
G(ej) =12H(ej(+
2 )) =
{1, 0 < || < /20, /2 < || < (4)
A funcao de transferencia denida pela Eq. (4) repre-senta um
ltro passa-baixas de meia-banda ideal comcoecientes reais. Por
causa da relacao entre H(ej)e G(ej), o ltro denido pela Eq. (3) e
chamado deltro de meia-banda complexo. Portanto, um ltro
demeia-banda complexo pode ser projetado de uma formasimples,
bastando deslocar a resposta em frequencia deum ltro passa-baixas
de meia-banda real de /2 paraa direita e depois multiplica-la por
2. Entao, pela conti-nuidade analtica das funcoes complexas
des-critas pelaEq. (4), tem-se (Mitra, 2000)
H(z) = 2G(jz) (5)
2.1 Projeto de Filtros de Meia-Banda Com-plexos
Qualquer ltro passa-baixas, elptico e de ordem mparG(z), cuja
resposta em frequencia satisfaca a`s seguintesespecicacoes:
i) 1 p |G(ej)| 1, for 0 pii) |G(ej)| s, for s (6)
onde p + s = e 2s = 4p(1 p), pode ser expressopela sua
decomposicao em duas componentes polifasicas(Vaidyanathan et al.,
1987):
G(z) =12[A0(z2) + z1A1(z2)] (7)
onde A0(z) e A1(z) sao funcoes de transferencia passa-tudo
estaveis. E importante ressaltar que a igualdade daequacao
envolvendo p e s so seria exata se fosse poss-vel utilizar, no
projeto do ltro elptico, a ordem exataestimada a partir das
especicacoes, que e fracionariaem geral. Ao arredondarmos a ordem
para o menornumero inteiro maior que o seu valor original, a
igual-dade em questao deixa de ser valida, fazendo com queos polos
se desloquem do eixo imaginario. Entretanto,um procedimento simples
para reposicionar os polos so-bre o eixo imaginario, consiste de
algumas iteracoes nasquais pequenos ajustes de p e s sao
realizados. Maioresdetalhes sobre este procedimento sao
apresentados por
Vaidyanathan et al. (1987). Uma expressao matema-tica exata para
as especicacoes de s e p recentementedesenvolvida, e a
implementacao de seu algoritmo emcodigos para Matlab pode ser
encontrada em Schussler(2001). A Eq. (7), aplicada a` Eq. (5), leva
a` seguinteexpressao para H(z):
H(z) = A0(z2) + jz1A1(z2) (8)
O projeto do ltro complexo de meia-banda IIR H(z)pode ser entao
dividido em tres etapas:
1. Escolha de G(z) de acordo com as seguintes condi-coes: ltro
elptico de meia-banda e ordem mpar,projetado para satisfazer as
especicacoes na Eq.(6). Esta etapa do projeto pode ser feita
atravesde um algoritmo convencional para o projeto de l-tros IIR, e
algumas iteracoes como as mencionadasacima;
2. Decomposicao polifasica de G(z) conforme a Eq.(7). Para esta
decomposicao, foi utilizado umprocedimento que permite a sntese de
funcoes detransferencia IIR atraves de funcoes de transferen-cia
passa-tudo associadas em paralelo (Mitra, 2000,Sec. 6.10). Ele e
apresentado brevemente a seguir,por conveniencia:
Quando a funcao de Transferencia IIR passa-baixas(ou
passa-altas) G(z) a ser implementada corres-ponde a um projeto
Butterworth, Chebyshev ouElptico e e de ordem mpar (que e o caso
nestetrabalho), existe um metodo simples para identi-car os polos
de A0(z) e A1(z) a partir dos polosk (0 k N 1) de G(z). Se k e o
angulodo polo k, os polos de G(z) podem ser ordenadosem ordem
crescente de k, ou seja, de forma quek < k+1. Os polos de A0(z)
sao 2k e os polos deA1(z) sao 2k+1. A Fig. 4 ilustra esta
propriedadede entrelacamento dos polos de A0(z) e A1(z).
Figura 4: Propriedade de entrelacamento dos polos deA0(z) e
A1(z), para um ltro passa-baixas de 7a ordem.
Revista Controle & Automacao/Vol.14 no.2/Abril, Maio, Junho
2003 211
-
Um caso mais particular acontece quando G(z) eelptico,
passa-baixas, tem ordem mpar e e proje-tado aproximadamente a
partir das condicoes pro-postas na Eq. (6) (Vaidyanathan et al.,
1987).Nesta situacao, todos os polos de G(z) estao po-sicionados
sobre o eixo imaginario do plano z (umdos polos esta na origem por
causa da ordem mpardo ltro).
Como consequencia, a decomposicao polifasica deG(z) em A0(z) e
A1(z) conforme a Eq. (7) e extre-mamente simples, porque o polo na
origem corres-ponde ao atraso unitario z1 que multiplica A1(z2)e os
demais polos sao imaginarios, correspondendoaos termos z2
remanescentes em A0(z2) e A1(z2).Esta decomposicao e mostrada na
Fig. 5.
3. Finalmente, o ltro de meia-banda complexo H(z)e implementado
conforme a estrutura mostrada naFig. 6, usando as componentes
polifasicas calcu-ladas A0(z2) e A1(z2). Deve-se ressaltar que
asduas sequencias de valores reais (yRe(n) e yIm(n))sao geradas a
partir do sinal de entrada real x(n).O sinal de sada complexo e
obtido por y(n) =yRe(n) + jyIm(n). A funcao de transferencia dex(n)
para y(n) e o ltro de meia-banda complexoH(z) dado pela Eq.
(3).
Portanto, H(z) pode ser implementado atraves da subs-tituicao de
z2 por z2 nas componentes polifasicas deG(z), como mostrado na Fig.
6. E importante obser-var que o diagrama de blocos na Fig. 6 e
tambem umarealizacao de HHT (z), entre as sadas yRe(n) e yIm(n),e
isto pode ser usado para a modulacao SSB, conformesera mostrado a
seguir.
Figura 5: Decomposicao polifasica de G(z) no caso par-ticular da
Eq. (6).
Figura 6: Diagrama de blocos de um ltro de meia-banda complexo
IIR.
2.2 Modulacao SSB com Transformadorde Hilbert
Para se obter a modulacao SSB de um sinal realx(n), este e
primeiro ltrado por H(z) conforme a Fig.6. Como y(n) e analtico, o
espectro em frequenciaYIm(ej) e igual a jYRe(ej) para < 0,
ejYRe(ej) para 0 < . Multiplicando-se yRe(n)por cos(cn), o seu
espectro e deslocado para c e ce multiplicado por 1/2, como pode
ser visto na parteesquerda da Fig. 7. Da mesma forma,
multiplicando-seyIm(n) por sen(cn), o espectro de yRe e
novamentedeslocado para c. Desta vez, a banda superior doseu
espectro e multiplicada por 1/2, enquanto a bandainferior e
multiplicada por 1/2 (parte direita da Fig.7). Somando-se estes
sinais modulados, as componen-tes de frequencia correspondentes a`s
bandas inferioressao canceladas e um sinal SSB de valores reais e
ob-tido. O diagrama de blocos de um sistema de conversaoDSB/SSB
completo e mostrado na Fig. 8.
2.3 Decimacao de xSSB(n)
A reducao da taxa de amostragem por um fator igual adois
(decimacao por 2) e de particular interesse no casodo sinal
modulado em SSB xSSB(n), porque a elimi-nacao da banda inferior do
sinal demodulado xf (n) fazcom que a banda passante de xSSB(n) seja
menor do quea metade da banda-passante de xDSB(n). Se xSSB(n)tambem
satisfaz a condicao anti-aliasing c+m < /2,a decimacao por 2
torna possvel amostrar xSSB(n) coma metade da taxa de amostragem de
xDSB(n), utili-zando uma banda passante que e, no maximo, igual
a`banda passante de xDSB(n) em termos do espectro emfrequencias de
um sinal amostrado (de 0 a 2). Aindaassim, e possvel que a banda
passante do sinal resul-tante xSSB(2n) seja muito menor do que a
banda pas-sante de xDSB(n), caso o sinal xf (n) seja
passa-faixas.
212 Revista Controle & Automacao/Vol.14 no.2/Abril, Maio,
Junho 2003
-
Figura 7: Modulacao SSB usando um Transformador deHilbert.
Ja que a modulacao por cos(cn) e sin(cn) nao em-prega atraso
algum nem operacoes de soma, o bloco deci-mador mostrado na Fig. 8
pode ser deslocado para a es-querda e colocado imediatamente antes
dos ltros passa-tudo. De acordo com a identidade de Nobre (Strang
eNguyen, 1996), os ltros passa-tudo A0(z2) e A1(z2)sao entao
substitudos por A0(z) e A1(z). Alemdisso, a estrutura contendo dois
decimadores e um atrasounitario na Fig. 9(a) pode ser substituda
por uma sim-ples chave multiplexadora, como ilustrado na Fig.
9(b).Os sinais de sada xSSB(2n) das estruturas mostradasna Fig. 8 e
na Fig. 9(b) sao identicos. Portanto, odiagrama de blocos da Fig.
9(b) torna-se uma solucaomuito eciente para o problema da conversao
DSB/SSB.
3 IMPLEMENTACAO EXPERIMENTAL
Com o objetivo de validar o metodo proposto, um con-versor
DSB/SSB completo usando um Transformadorde Hilbert e tecnica de
capacitores chaveados foi proje-
Figura 8: Conversor DSB/SSB completo.
Figura 9: Simplicacao do conversor DSB/SSB.
tado, simulado em um programa para a analise de cir-cuitos
chaveados, implementado com componentes dis-cretos e testado em
laboratorio. O circuito do conversorDSB/SSB completo, mostrado na
Fig. 9(b), e formadopor quatro blocos basicos, que sao um
multiplicador deentrada, um ltro passa-baixas, um Transformador
deHilbert e um multiplicador/somador de sada, separada-mente
apresentados a seguir. Resultados experimentaissao mostrados na
Secao 3.5.
3.1 Multiplicador de Entrada
O circuito na Fig. 10 e usado para gerar um sinal demo-dulado,
em banda base, a partir do sinal de entrada DSB(e gera tambem
imagens em 2fc, onde fc e a frequen-cia da portadora). Este
multiplicador usa uma forma deonda com 8 amostras, que representa
um cosseno comfrequencia fc = 500 Hz. Portanto, a frequencia de
amos-tragem do multiplicador de entrada e igual a 4 kHz. Oesquema
das fases de clock das chaves e determinado por16 intervalos
adjacentes de tempo. Assim, os numerosde 1 a 16 que aparecem junto
a`s chaves da Fig. 10 in-dicam os intervalos de tempo durante os
quais a chaveesta fechada. Os capacitores que nao tem indicacao
devalor tem capacitancia normalizada igual a 1 (um).
3.2 Filtro Passa-Baixas de 5a Ordem
Este ltro passa-baixas (ilustrado na Fig. 11) e usadopara
separar o sinal em banda base do sinal gerado nasada do
multiplicador de entrada, e ele funciona a par-tir de duas fases de
clock sem superposicao, G1 e G2,na mesma frequencia de amostragem
do multiplicadorde entrada, fs = 4 kHz. O projeto da estrutura
desteltro elptico, de 5a ordem, foi mostrado por Petraglia
eMonteiro (1998). Assim como o Transformador de Hil-
Revista Controle & Automacao/Vol.14 no.2/Abril, Maio, Junho
2003 213
-
Figura 10: Multiplicador por cosseno.
bert, o seu projeto e baseado em secoes
estruturalmentepassa-tudo (Petraglia e Monteiro, 1998). Isto
signicaque estas permanecem passa-tudo apesar dos erros
derealizacao dos capacitores. Como consequencia, baixasensibilidade
em relacao a`s variacoes nas capacitanciasdo circuito e elevada
faixa dinamica sao obtidas. Asfuncoes de transferecia das secoes SC
passa-tudo de pri-meira e segunda ordem sao, respectivamente
(Canive etal., 2000):
Aprim = z3/2 z
1 (1 a)1 (1 a)z1 (9)
Aseg = z1/2 z
2 (2 1)z1 + 1 21 (2 1)z1 + (1 2)z2 (10)
sendo que a realizacao fsica dos coecientes a, 1s, 2s,1i e 2i
pode ser vista na Fig. 11. Esse ltro foi pro-jetado para atender
a`s seguintes especicacoes: faixa depassagem de 0 a 400 Hz (0.2)
com 0.1 dB de ripple, efaixa de rejeicao iniciando em 600 Hz (0.3)
com ate-nuacao mnima de 40 dB. Com estas especicacoes, oscoecientes
calculados sao: a = 0.3578, 1s = 0.5221,2s = 0.1165, 1i = 0.6456 e
2i = 0.3960. A respostaem frequencia experimental deste ltro e
mostrada naFig. 15.
3.3 Transformador de Hilbert
Este e o principal bloco do conversor DSB/SSB. O seudiagrama
esquematico e mostrado na Fig. 12. O projetodos ltros passa-tudo de
primeira ordem, dois deles nocaminho superior e um no caminho
inferior, com o ob-jetivo de realizar um Transformador de Hilbert
entre as
sadas passa-tudo yRe(n) e yIm(n), foi feito conforme ateoria
apresentada na Secao 2.1. Este procedimento deprojeto e explicado
em maiores detalhes em Petraglia etal. (1998) e Mitra (2000). As
funcoes de transferenciapassa-tudo sao as seguintes:
A0(z) =z1 + 0.19071 + 0.1907z1
.z1 + 0.86071 + 0.8607z1
(11)
A1(z) =z1 + 0.55311 + 0.5531z1
(12)
Figura 11: Filtro passa-baixas elptico de 5a ordem.
214 Revista Controle & Automacao/Vol.14 no.2/Abril, Maio,
Junho 2003
-
Figura 12: Transformador de Hilbert a capacitores cha-veados
usando secoes passa-tudo de primeira ordem.
A Fig. 13 mostra a resposta em frequencia simuladado ltro de
meia-banda real G(z), associado a A0(z)e A1(z) pelas Eqs. (7), (11)
e (12). Atraves do uso deuma chave multiplexadora na entrada de
ambos os ltrospassa-tudo, a taxa de amostragem e entao reduzida
parafs = 2 kHz. Desta forma, a conversao de DSB para SSBe realizada
na menor taxa de amostragem possvel. Ascurvas teorica e
experimental para a diferenca de faseentre yRe(n) e yIm(n) sao
mostradas na Fig. 16, Secao3.5.
Figura 13: Resposta em frequencia simulada do ltro demeia-banda
real G(z).
3.4 Multiplicador/Somador de Sada
Este bloco, cujo circuito se encontra na Fig. 14, realizaduas
multiplicacoes: a multiplicacao do sinal de sada dopassa-tudo
superior, yRe(n), por um cosseno de 4 amos-tras (cos(cn)) e a
multiplicacao do sinal de sada do
passa-tudo inferior, yIm(n), por um seno de 4 amostras,com
atraso de 180 graus (sen(cn)). Os resultadosdestas multiplicacoes
sao somados, amostra por amos-tra. A frequencia destes sinais
senoidais e fc = 500 Hz.Quando eles sao aplicados ao sinal em
banda-base com-plexo gerado pelo Transformador de Hilbert, a soma
daspartes real e imaginaria do sinal complexo geram um si-nal
modulado SSB com centro na frequencia fc = 500Hz, como na Fig.
7.
O multiplicador/somador tira proveito do fato de queestas formas
de onda senoidais de 4 amostras podemser representadas por valores
simples: as amostras[0 ; 1 ; 0 ; 1] sao usadas para representar o
senonegativo, enquanto que as amostras [1 ; 0 ; 1 ; 0]sao usadas
para representar o cosseno. Portanto, o sinalde sada obtido pela
multiplicacao/adicao xSSB(n) =sin(2fcn)yRe(n) + cos(2fcn)yIm(n) e
denido pelasequencia {+yIm(n); yRe(n); yIm(n); +yRe(n)}.
Figura 14: Multiplicador/somador.
3.5 Resultados Experimentais
Os circuitos integrados CD4016 (chaves analogicasCMOS) e TL072
(amplicadores operacionais) foramusados para a implementacao do
conversor DSB/SSB.Todos os dados experimentais foram adquiridos com
umanalisador de espectro HP3582A. A Fig. 15 mostra asrespostas em
frequencia experimental e teorica obtidaspara o ltro passa-baixas
elptico de 5a ordem apresen-tado na Secao 3.2. A diferenca de fase
obtida entre oscaminhos superior e inferior do Transformador de
Hil-bert, ou seja, entre yRe(n) e yIm(n), e mostrada na Fig.16, em
uma curva obtida por simulacao e outra experi-mental. Por causa da
reducao de taxa de amostragemmencionada na Secao 3.3, a frequencia
de amostrageme 2 kHz para o Transformador de Hilbert.
Revista Controle & Automacao/Vol.14 no.2/Abril, Maio, Junho
2003 215
-
Figura 15: Resposta em frequencia do ltro passa-baixaselptico de
5a ordem.
O espectro em frequencia do sinal de entrada aplicadoao
conversor DSB/SSB nos testes experimentais e mos-trado na Fig.
17(a) e o espectro em frequencia do sinalde sada correspondente, na
Fig. 17(b). Pode-se ob-servar na Fig. 17(b) que a banda superior do
sinal deentrada foi atenuada em 43,4 dB. Este resultado estaem
otima concordancia com o esperado devido a` atenu-acao de 40 dB do
ltro de meia-banda G(z) na Fig. 13.Pode-se notar tambem a presenca
de um sinal espuriona frequencia central, gerada pela modulacao de
um o-set de tensao DC pelo multiplicador/somador de sada.A
amplitude deste sinal espurio em 500 Hz, no caso daimplementacao
usando componentes discretos, pode au-mentar consideravelmente se
nao forem usados buerspara desacoplamento de tensao DC entre as
sadas doTransformador de Hilbert e as entradas do
multiplica-dor/somador de sada. Esse efeito pode ser
considera-velmente reduzido no caso de uma implementacao
doconversor DSB/SSB em circuito integrado, atraves douso de uma
estrutura parcialmente ou integralmente di-ferencial (Willingham e
Martin, 1990).
4 CONSIDERACOES SOBRE IMPLE-MENTACAO EM CIRCUITO INTE-GRADO
Nesta Secao serao feitas algumas consideracoes sobrea possvel
implementacao monoltica do esquema mos-trado na Sec. 3. O ltro
passa-baixas de 5a ordem foiimplementado em circuito integrado para
operacao emfrequencias de vdeo, e os detalhes do projeto deste
cir-cuito podem ser vistos em Canive et al. (2000). Esteprojeto tem
como base a conexao de dois ltros passa-tudo em paralelo, de forma
que baixa sensibilidade a`svariacoes no processo de fabricacao e
grande faixa dina-
Figura 16: Respostas em fase experimental e teorica
doTransformador de Hilbert.
(a)
(b)
Figura 17: Resultados experimentais: (a) Entrada e(b) Sada do
Conversor DSB/SSB.
mica sao conseguidas. Ele tambem inclui propriedadesde
testabilidade que permitem a deteccao facil de er-ros nos
parametros implementados (Canive e Petraglia,2001). Esta
propriedade e util tanto no projeto como noteste do prototipo do
conversor DSB/SSB.
216 Revista Controle & Automacao/Vol.14 no.2/Abril, Maio,
Junho 2003
-
Por causa da baixa sensibilidade do Transformador deHilbert SC
(Fig. 12) aos erros nas razoes entre capa-citancias, os seus
coecientes ideais mostrados nas Eqs.(11) e (12) podem ser
realizados usando arrays com umpequeno numero de capacitores
unitarios. Como resul-tado, na implementacao integrada do
Transformador deHilbert SC, razoes inteiras de capacitancias podem
serusadas para aproximar os valores ideais dos coecientes.O termo
inteiras signica que todos os capacitores saoprojetados de forma a
serem multiplos inteiros de um ca-pacitor unitario. Apesar da baixa
precisao do valor dacapacitancia unitaria, razoes inteiras de
capacitanciaspodem ser implementadas com alta precisao, em tornode
0.1% (Shyu et al., 1984 e McNutt et al., 1994). As ra-zoes de
capacitancias inteiras 3/16, 6/7 e 6/11 foram es-colhidas para
aproximar os coecientes 0.1907, 0.8607 e0.5531, respectivamente, o
que requer um total de 49 ca-pacitores unitarios. O layout pode
entao ser feito sobreuma matriz quadrada com 7 7 capacitores
unitarios,aumentando a precisao por minimizar efeitos de
gradi-ente. As respostas em frequencia do ltro de
meia-bandaassociado G(z), com coecientes ideais e com coecien-tes
aproximados pelas razoes de inteiros mencionadas,sao comparadas na
Fig. 18. Pode-se vericar que odesvio da resposta em frequencia e
desprezvel tanto nafaixa de passagem como na de rejeicao, o que
comprovaa baixa sensibilidade do Transformador de Hilbert SC.
O circuito mostrado na Fig. 12 tambem apresenta
baixasensibilidade ao ganho DC nito dos amplicadores ope-racionais.
A Fig. 19 mostra uma comparacao entre asrespostas em frequencia de
G(z) usando amplicadoresoperacionais ideais (com ganho DC innito) e
usandoamplicadores operacionais com ganho DC igual a 60dB. Estes
resultados mostram que projetos de ampli-cadores operacionais mais
simples e mais estaveis po-
Figura 18: Vericacao da sensibilidade do ltro de meiabanda
complexo G(z) em relacao aos seus coecientes.
dem ser usados, e tambem que se pode reduzir ganhoDC para se
aumentar a banda passante em aplicacoesde alta frequencia (de 10 a
100 MHz, como por exem-plo no caso do processamento de sinais em
frequenciasintermediarias usando circuitos SC). Outros fatores
nao-ideais importantes, como por exemplo o rudo por inje-cao de
carga e osets de tensao, podem ser reduzidospor dimensionamento e
layout cuidadosos. Investiga-coes semelhantes foram feitas para o
ltro passa-baixaselptico de quinta ordem mostrado na Fig. 11, e
podemser encontradas em (Petraglia e Monteiro, 1998).
O fato de que a resposta em frequencia do ltro de meia-banda
apresenta desvios desprezveis na presenca de er-ros na
implementacao dos coecientes e ganho DC nitodos amp ops e a
principal razao para as diferencas defase e de amplitude muito
pequenas entre as linhas I eQ, isto e, o casamento entre ambas as
linhas permanecepreciso apesar de aspectos nao-ideais da
implementacao.Portanto, as Figs. 18 e 19 proporcionam uma
indicacaoalternativa do bom casamento I/Q, o que tem como
re-sultado nal a alta IRR observada.
O multiplicador de entrada com 8 amostras (Fig. 10)utiliza duas
razoes de capacitacias: uma delas unitaria,e a outra igual a
0.7071. Observou-se que esta ultimapode ser aproximada por 7/10 sem
qualquer degrada-cao perceptvel na performance do conversor
DSB/SSB.O coeciente 1 do multiplicador/somador da Fig. 14requer
somente uma razao de capacitores iguais. E im-portante ter cuidado,
entretanto, com o fato de que amodu-lacao do oset de tensao deste
amp op (na Fig.14 faz com que uma componente espuria surja sobre
afrequencia da portadora, como foi visto na Fig. 17(b).Este fator
nao-ideal, bem como os efeitos de injecao decarga, podem ser
reduzidos pelo uso de estruturas com-
Figura 19: Efeito do ganho DC nito dos amplicadoresoperacionais
na resposta em frequencia do ltro G(z).
Revista Controle & Automacao/Vol.14 no.2/Abril, Maio, Junho
2003 217
-
Figura 20: Diagrama de tempo para controle das
chavesanalogicas.
pletamente diferenciais, quasi-diferenciais ou com
reali-mentacao de erro (Willingham e Martin, 1990).
O controle das diversas chaves analogicas do circuitocompleto do
conversor DSB/SSB e executado de acordocom o diagrama de tempo da
Fig. 20. O conjuntocompleto de unidades logicas utiliza um total de
202transistores, podendo ser fabricado no mesmo circuitointegrado
do conversor DSB/SSB com custo adicionaldesprezvel. Uma parte dos
circuitos logicos tem comofuncao garantir a nao-superposicao de
determinadas fa-ses (por exemplo, F1 e F2) ou seja, que em
nenhummomento estas fases estejam simultaneamente ativas.E tambem
importante observar, comparando G1 e G2com F1 e F2, que esse
diagrama explora o fato de queo Transformador de Hilbert da Fig. 12
opera na me-tade da taxa de amostragem do sinal de entrada. AFig.
20 foi gerada por simulacao eletrica de um circuitologico projetado
num processo CMOS 0.35 m. Umavez que a frequencia de chaveamento
dos sinais maisrapidos desta simulacao (G1 e G2) e 40 MHz e todosos
sinais digitais estao completamente estabilizados aonal de 25 ns,
pode-se concluir que a frequencia de cha-veamento pode ainda ser
facilmente estendida a valoresproximos de 200 MHz ou superiores.
Estes resultadosaliados aos avancos tecnologicos obtidos nos
processosde fabricacao de circuitos integrados, que permitem
quecircuitos a capacitores chaveados operem em frequenciasde
amostragem acima de 200 MHz (e.g., Baschiroto et.al, 2000), indicam
que o processamento de sinais ana-logicos na faixa de FI (10 a 100
MHz) de transceptoresmodernos e realizavel com a tecnica aqui
proposta.
4.1 Faixa Dinamica, Consumo e Rudo
Como o Transformador de Hilbert da Fig. 12 e com-posto por ltros
estruturalmente passa-tudo, os sinais
nas sadas dos amp ops terao amplitudes identicas,
in-dependentemente dos erros nas razoes de capacitanciash1, h2 e h3
que denem os coecientes das Eqs. 11 e12. Como consequencia, uma boa
faixa dinamica podeser conseguida. Pode-se comparar este resultado
comoutras aplicacoes praticas, nas quais o Transformadorde Hilbert
discreto e aproximado por longas linhas deatraso (Hawley et al.,
1995 e Web e Kelly, 1978). Nes-tas aplicacoes, o espalhamento
inevitavelmente alto doscoecientes faz com que sinais com grande
variedade denveis de amplitude sejam somados para formar a
sada,afetando particularmente o casamento I/Q e portantoreduzindo a
IRR alcancavel. Para lidar com este pro-blema, uma representacao
interna de 18 bits foi usadano projeto do Transformador de Hilbert
digital FIR emHawley et al. (1995), de forma tal que o ltro de
meia-banda correspondente seria teoricamente capaz de al-cancar uma
atenuacao de 70 dB na faixa de rejeicao.Fabricado em um processo
CMOS 1 m, o prototipotem uma area ocupada de 25.2 mm2 e dissipa 1.8
W aooperar a 300 MHz com alimentacao de 5 V. Os resul-tados
experimentais anunciados, obtidos a uma taxa deamostragem mais
baixa, indicam uma IRR em torno de45 dB, resultado este que esta
proximo do obtido nestetrabalho (Fig. 17(b)).
Considerando um processo CMOS 0.8 m com alimen-tacao de 5 V,
taxa de amostragem igual a 18 MHz, am-plicadores operacionais de
transcondutancia em con-guracao cascode e coecientes realizados em
array decapacitores unitarios (Canive e Petraglia, 2001), o
con-sumo do Transformador de Hilbert SC da Fig. 12 se-ria
aproximadamente 51 mW e a area ocupada seriacerca de 1.2 mm2. Uma
vez que o consumo dinamico deum circuito digital aumenta
linearmente com a frequen-cia (Rabaey, 1996), o Transformador de
Hilbert digitalacima mencionado dissiparia em torno de 108 mW a
18MHz. Uma economia substancial tanto na area de sil-cio como no
consumo de potencia e portanto conseguidacom o metodo proposto.
Alem disso, a complexi-dadedo estagio de conversao A/D tambem e
reduzida, ja queele pode ser posicionado apos a conversao DSB/SSB
eoperado, por exemplo, a 18 MHz, as inves dos 36 MHzque seriam
necessarios caso um Transformador de Hil-bert digital fosse
usado.
Rudo do tipo icker gerado por ltros e mixers e outrodetalhe
importante na implementacao CMOS de circui-tos de comunicacao (Lee,
1998, Cap. 18), porque o es-pectro do sinal demodulado se estende a
frequencias pro-ximas de zero. No caso de ltros SC, o rudo termico
(debanda larga) gerado pela resistencia de uma chave analo-gica
fechada pode ter um espectro cuja largura de bandaexcede por
diversas ordens de magnitude a frequencia de
218 Revista Controle & Automacao/Vol.14 no.2/Abril, Maio,
Junho 2003
-
amostragem, fazendo com que a potencia do rudo apa-reca
amplicada em banda-base. O efeito de tais fontesde rudo pode ser
reduzido por algumas tecnicas usadasem conjunto. Especicamente,
esquemas de codicacaosem nvel DC, que funcionam como ltros
passa-altassobre o sinal demodulado, removem parte da potenciado
rudo. Alem disso, a potencia do sinal pode ser au-mentada nos
estagios de RF, por exemplo pelo uso demixers ativos ao inves de
passivos (Razavi, 1998, Cap.6). Por outro lado, ja que os estagios
que se seguemaos mixers operam em frequencias mais baixas,
dispo-sitivos maiores podem ser usados para reduzir o rudo.Esta
tecnica pode ser prontamente aplicada aos circui-tos SC
apresentados neste artigo, conforme mencionadoanteriormente nesta
secao: por causa do pequeno espa-lhamento de capacitancias e
pequena sensibilidade daestrutura com relacao a`s razoes de
capacitancias, estaspodem ser aproximadas por razoes de pequenos
numerosinteiros, o que permite aumentar o valor da
capacitanciaunitaria com o objetivo de reduzir o rudo, sem
aumentosignicativo da area de silcio. Um metodo semelhantefoi
aplicado por Baruqui et al. (2002). Finalmente, adupla amostragem
correlacionada, uma tecnica familiara projetistas de redes SC
(Huang et al., 1997, e Nagariet al., 1997), e tambem eciente na
reducao da potenciade rudo em sistemas de comunicacao.
5 CONCLUSOES
A teoria basica da modulacao SSB usando ltros com-plexos de
meia-banda IIR foi apresentada e, com basenesta teoria, um
conversor completo de DSB para SSB acapacitores chaveados foi
projetado, implementado comcomponentes discretos e testado em
laboratorio comtaxa de amostragem fs = 4 kHz. Para simplicar
aestrutura do conversor DSB/SSB, foi usada a decom-posicao
polifasica de ltros de meia-banda em termosde secoes passa-tudo. A
utilizacao de ltros a capacito-res chaveados estruturalmente
passa-tudo permitiu umaelevada precisao na implementacao do
Transformadorde Hilbert, praticamente eliminando a diferenca entre
asamplitudes dos canais I e Q, e minimizando o erro nadefasagem de
90o. Multiplicadores a capacitores chave-ados bastante simples
foram projetados, com o objetivode implementar a demodulacao com
cos(2fcn) e a mo-dulacao SSB com cos(2fcn) e sin(2fcn). Os
resul-tados experimentais obtidos validaram o procedimentode
projeto proposto, que pode ser aplicado a` implemen-tacao de um
conversor DSB/SSB completo em circuitointegrado com tecnologia
CMOS.
AGRADECIMENTOS
Os autores agradecem o apoio nanceiro fornecido pelaCAPES e pelo
CNPq ao desenvolvimento deste trabalho.Agradecem tambem ao Prof. F.
A. P. Baruqui pelasdiscussoes e sugestoes, e ao Prof. A. C. M. de
Queirozpelo auxlio na utilizacao do seu programa ASIZ para
asimulacao de circuitos discretos no tempo.
REFERENCIAS
Abidi, A. (1995). Direct-conversion radio transceiversfor
digital communications, IEEE J. Solid-StateCircuits, 30:13991410,
Dezembro.
Ansari, R. (1987). IIR hilbert transformers, IEEETrans. on
Acoustics , Speech and Signal Processing,35:11161119, Agosto.
Baruqui, F. A. P., Petraglia, A. e Franca, J. E. (2002).A
48MHz-to-16MHz CMOS SC decimation lter,IEEE J. Solid-State
Circuits, 37, Outubro.
Baschirotto, A., Severi, F. e Castello, R. (2000). A200-Ms/s
10-mW switched-capacitor lter in 0.5-m CMOS technology, IEEE
Journal of Solid-StateCircuits, 35:12151219, Agosto.
Canive, J. M., Gomes, J. G. R. C. e Petraglia, A. (2000).A CMOS
low-sensitivity switched-capacitor videolter, Proc. IEEE Int. Symp.
Circuits Syst., Gene-bra, Suca, III:165168, Maio.
Canive, J. M. e Petraglia, A. (2001). On the testability ofSC
lters based on allpass sections, Proc. IEEE Int.Symp. on Circuits
and Systems, Sydney, Australia,I:6568, Maio.
Crols, J. e Steyaert, M. S. J. (1995). A single-chip900 MHz CMOS
receiver front-end with a high-performance low-IF topology, IEEE J.
Solid-StateCircuits, 30:14831492, Dezembro.
Gold, B., Oppenheim, A. V. e Rader, C. M. (1970).Theory and
implementation of discrete hilberttransform, Proc. IEEE Symp. on
Comput. Pro-cess. Communication, Polytechnic Press, Brooklyn,N.Y.,
EUA, pp. 235250.
Gomes, J. G. R. C. e Petraglia, A. (2000). A switched-capacitor
DSB to SSB converter using a recursivehilbert transformer with
sampling rate reduction,Proc. IEEE Int. Symp. Circuits Syst.,
Genebra,Suca, III:315318. Maio.
Revista Controle & Automacao/Vol.14 no.2/Abril, Maio, Junho
2003 219
-
Hawley, R. A., Lin, T. e Samueli, H. (1995). A 300 MHzdigital
double-sideband to single-sideband conver-ter in 1 m CMOS, IEEE J.
Solid-State Circuits,30:410, Janeiro.
Huang, Y., Ferguson, P. e Temes, G. C. (1997). Redu-ced
nonlinear distortion in circuits with correlateddouble sampling,
IEEE Trans. Circuits Syst. II:Anal. Dig. Signal Proc., 44:593597,
Julho.
Jackson, L. B. (1975). On the relationship between digi-tal
hilbert transformers and certain low-pass lters,IEEE Trans. on
Acoustics, Speech and Signal Pro-cessing, pp. 381383, Agosto.
Lee, T. H. (1998). The Design of CMOS Radio-Frequency Integrated
Circuits, Cambridge Univer-sity, Reino Unido.
McNutt, M. J., LeMarquis, S. e Dunkley, J. L. (1994).Systematic
capacitance matching errors and cor-rective layout procedures, IEEE
J. Solid-State Cir-cuits, 29:611616, Maio.
Mitra, S. K. (2000). Digital Signal Processing AComputer-Based
Approach, 2a Edicao, McGraw-Hill.
Nagari, A., Raschirotto, A., Montechi, F. e Castello,R. (1997).
A 10.7-MHz BiCMOS high-Q double-sampled SC bandpass lter, IEEE J.
Solid-StateCircuits, 32:14911498, Outubro.
Petraglia, A., Baruqui, F. A. P. e Mitra, S. K. (1998).Recursive
switched-capacitor hilbert transformers,IEEE International
Symposium on Circuits andSystems, Monterrey, CA, EUA, I:496499,
Maio.
Petraglia, A. e Monteiro, M. A. M. (1998). A Switched-Capacitor
Filter Having Very Low Sensitivity toCapacitance Ratio Errors and
to Finite AmplierGains, IEEE Trans. on Circuits and Systems
II:Analog and Digital Signal Processing, 45(7):890894, Julho.
Pun, K. P., Franca, J. E. e Leme, C. A. (1998). Basicprinciples
and new solutions for analog sampled-data image-rejection mixers,
Proc. Int. Conf. Elec-tronics, Circuits Syst., Lisboa, Portugal,
III:165168, Setembro.
Rabaey, J. (1996). Digital Integrated Circuits: A
DesignPerspective, Prentice-Hall.
Razavi, B. (1998). RF Microelectronics, Prentice-Hall.
Regalia, P. A. (1993). Special lter designs, Handbookfor Digital
Signal Processing, S. K. Mitra and J. F.Kaiser, Ed. John Wiley
& Sons.
Schussler, H. W. e Weith, J. (1987). On the design ofrecursive
hilbert-transformers, Proc. IEEE Inter-national Conference on
Acoustics, Speech and Sig-nal Processing, Dallas, TX, EUA, pp.
21.2.121.2.4,Abril.
Schussler, H. W. (2001).
http://www-nt.e-technik.uni-erlangen.de/LNT I/LNT I.html
Shyu, J. B., Temes, G. C. e Krummenacher, F. (1984).Random error
eects in matched MOS capacitorsand current sources. IEEE J.
Solid-State Circuits,19:948955, Dezembro.
Steyaert, M. e Roovers, R. (1992). A 1-GHz single-chipquadrature
modulator, IEEE J. Solid-State Cir-cuits, 27:11941197, Agosto.
Strang, G. e Nguyen, T. (1996). Wavelets and FilterBanks,
Wellesley-Cambridge Press.
Tsui, J. B. Y. (2001). Digital Techniques for WidebandReceivers,
2a Edicao, Artech House, Norwood, MA,EUA.
Vaidyanathan, P. P., Regalia, P. A. e Mitra, S. K.(1987). Design
of doubly-complementary IIR digi-tal lters using a single complex
allpass lter, withmultirate applications, IEEE Trans. Circuits
andSystems, 34(4):378389, Abril.
Web, J. A. e Kelly, M. W. (1978). Delay line helps ge-nerate
quadrature voice for SSB, Electronics, pp.115117, 13 de Abril.
Willingham, S. D. e Martin, K. W. (1990).
Eectiveclock-feedthrough reduction in switched-capacitorcircuits
IEEE Int. Symp. on Circuits and Systems,New Orleans, EUA, pp.
28212824.
220 Revista Controle & Automacao/Vol.14 no.2/Abril, Maio,
Junho 2003