CIRCUITOS BIESTÁVEISiris.sel.eesc.usp.br/sel414/09-FF.pdf · Flip-flop JKFlip-flop JK JJ KK QQ QQ CkCk JJ KK CkCk QQ QQ Circuito básico realCircuito básico real ... FF Tipo DFF

CIRCUITOS BIESTÁVEISCIRCUITOS BIESTÁVEISCIRCUITOS BIESTÁVEIS

Sel 414 - Sistemas Digitais Prof. Homero Schiabel

SelSel 414 414 -- Sistemas Digitais Sistemas Digitais Prof. Homero Prof. Homero SchiabelSchiabel

LATCH RSLATCH RSLATCH RS

QQ

QQ

Latch RSLatch RS

SS

RR

QQ

QQ

11

22

Condição Inicial Q = 0Condição Inicial Q = 0

S R 1 2 Q QS R 1 2 Q Q00

00

00

11

0 0 1 1 0 1 0 10 0 1 1 0 1 0 1

11

11

SS

RR

QQ

QQ

11

22

Condição Inicial Q = 0Condição Inicial Q = 0

S R 1 2 Q QS R 1 2 Q Q00

11

00

0 1 1 1 0 0 0 10 1 1 1 0 0 0 1

11

0 0 1 1 0 1 0 10 0 1 1 0 1 0 1

11

00

Latch RSLatch RS

SS

RR

QQ

QQ

11

22

Condição Inicial Q = 0Condição Inicial Q = 0

S R 1 2 Q QS R 1 2 Q Q

* Estado instável

11

00

00

0 1 1 1 0 0 0 10 1 1 1 0 0 0 1

1 0 0 1 0 1 1 1 *1 0 0 1 0 1 1 1 *0 1 1 1 1 00 1 1 1 1 011

0 0 1 1 0 1 0 10 0 1 1 0 1 0 1

00

11

→ 1→ 1

→ 0→ 0

Latch RSLatch RS

SS

RR

QQ

QQ

11

22

Condição Inicial Q = 0Condição Inicial Q = 0

S R 1 2 Q QS R 1 2 Q Q

* Estado instável

** “Incompatibilidade”(Est. “proibido”)

11

11

00

0 1 1 1 0 0 0 10 1 1 1 0 0 0 1

1 0 0 1 0 1 1 1 *1 0 0 1 0 1 1 1 *0 1 1 1 1 00 1 1 1 1 0

1 1 0 1 0 0 1 11 1 0 1 0 0 1 10 1 1 0 1 1**0 1 1 0 1 1**

11

0 0 1 1 0 1 0 10 0 1 1 0 1 0 1

00

00

→ 1→ 1

Latch RSLatch RS

SS

RR

QQ

QQ

11

22

Condição Inicial Q = 1Condição Inicial Q = 1

S R 1 2 Q QS R 1 2 Q Q00

00

11

00

0 0 1 0 1 1 1 00 0 1 0 1 1 1 0

11

11

Latch RSLatch RS

SS

RR

QQ

QQ

11

22

Condição Inicial Q = 1Condição Inicial Q = 1

S R 1 2 Q QS R 1 2 Q Q00

11

11

0 1 1 0 1 0 1 1 *0 1 1 0 1 0 1 1 *

00

11

00

* Estado instável

0 0 1 0 1 1 1 00 0 1 0 1 1 1 0

1 1 1 0 0 11 1 1 0 0 1

→ 1→ 1

→ 0→ 0

Latch RSLatch RS

SS

RR

QQ

QQ

11

22

Condição Inicial Q = 1Condição Inicial Q = 1

S R 1 2 Q QS R 1 2 Q Q11

00

11

00

00

11

0 1 1 0 1 0 1 1 *0 1 1 0 1 0 1 1 *0 0 1 0 1 1 1 00 0 1 0 1 1 1 0

1 1 1 0 0 11 1 1 0 0 11 0 0 0 1 1 1 01 0 0 0 1 1 1 0

* Estado instável

Latch RSLatch RS

SS

RR

QQ

QQ

11

22

Condição Inicial Q = 1Condição Inicial Q = 1

S R 1 2 Q QS R 1 2 Q Q

* Estado instável

11

11

11

00

00

00→ 1→ 1

1 1 1 0 0 11 1 1 0 0 10 1 1 0 1 0 1 1 *0 1 1 0 1 0 1 1 *0 0 1 0 1 1 1 00 0 1 0 1 1 1 0

1 0 0 0 1 1 1 01 0 0 0 1 1 1 0

** “Incompatibilidade”(Est. “proibido”)

1 1 0 0 1 0 1 11 1 0 0 1 0 1 10 1 1 0 1 1**0 1 1 0 1 1**

Latch RSLatch RS

Tabela da verdade:Tabela da verdade:

0 0 1 00 1 0 11 0 1 01 1 1 1**

0 0 1 00 1 0 11 0 1 01 1 1 1**

0 0 0 10 1 0 11 0 1 01 1 1 1**

0 0 0 10 1 0 11 0 1 01 1 1 1**

Q = 0Q = 0 Q = 1Q = 1

S R Q* S R Q*

** “Incompatibilidade”(Est. “proibido”)

0 0 Q0 0 Q0 1 00 1 01 0 11 0 11 1 1 **1 1 1 **

S R Q QS R Q Q S R Q QS R Q Q

Latch RSLatch RS

RS SíncronoRS Síncrono

SS

RR

QQ

QQ

CkCk

• Para Ck=0 Q e Q não “sentirão” eventuais variações nas entradas

• Para Ck=1 funcionamento normal (portas de entrada habilitadas)

• Para Ck=0 Q e Q não “sentirão” eventuais variações nas entradas

• Para Ck=1 funcionamento normal (portas de entrada habilitadas)

Latch RSLatch RS

FF RS Mestre-escravoFF RS Mestre-escravoSS

RR

QQ

QQ

Q1Q1

Q1Q1

CkCk

MestreMestre EscravoEscravo

PRPR

CLCL

Latch RSLatch RS

FLIP-FLOP JKFLIPFLIP--FLOP JKFLOP JK

Flip-flop JKFlip-flop JK

SS

RRCkCk

QQ

QQ

JJ

KK

J K Q *J K Q *

Resolve o problema da indeterminação quando as

duas entradas são iguais a 1

Resolve o problema da indeterminação quando as

duas entradas são iguais a 1* Após o pulso do Ck* Após o pulso do Ck

0 0 Q 0 0 Q 0 1 00 1 01 0 11 0 1CkCk1 1 Q 1 1 Q

Flip-flop JKFlip-flop JK

JJ

KK

QQ

QQ

CkCk

JJ

KKCkCk

QQ

QQ

Circuito básico realCircuito básico real

Problema do JK comum: quando o Ck=1, há passagem das entradas e realimentações; se, nesse instante, houver mudança de J e/ou K, haverá nova saída comutação para outro estado mais de uma vez durante o mesmo pulso de Ck

Problema do JK comum: quando o Ck=1, há passagem das entradas e realimentações; se, nesse instante, houver mudança de J e/ou K, haverá nova saída comutação para outro estado mais de uma vez durante o mesmo pulso de Ck

FF JK Mestre-escravoFF JK Mestre-escravoFlip-flop JKFlip-flop JK

JJ

KK

QQ

QQ

Q1Q1

Q1Q1

CkCk

MestreMestre Escravo (RS sínc.)Escravo (RS sínc.)

PRPR

CLCL

Flip-flop JKFlip-flop JK

CkCk

KK

JJ

Q1Q1

QQ

FF JK Mestre-escravo: comportamento FF JK Mestre-escravo: comportamento

Flip-flop JKFlip-flop JK

JJ

KKCkCk

QQ

QQ

FF Tipo TFF Tipo T

TT

CkCkT Q 0 Q 1 Q

T Q 0 Q 1 Q

CkCk

QQ fQ = fCk / 2fQ = fCk / 2

Divisor por 2Divisor por 2T = 1T = 1

Flip-flop JKFlip-flop JK

J (ou S)J (ou S)

K (ou R)K (ou R)

CkCkQQ

QQ

FF Tipo DFF Tipo D

D Q 0 0 1 1

D Q 0 0 1 1

CkCk

CkCk

Ck =↑, ↓ ou nívelCk =↑, ↓ ou nível

QQ

DD

DD

SS

RRQQ

QQ

11

22

SS

RRQQ

QQ

11

22

R S Q R S Q

0 0 1 **0 0 1 **0 1 10 1 11 0 01 0 01 1 Qa1 1 Qa

R S Q R S Q

0 0 Qa0 0 Qa0 1 10 1 11 0 01 0 01 1 1 **1 1 1 **