7-1 Bölüm 7 Ardışıl Lojik Devreler DENEY 7-1 Flip-Floplar DENEYİN AMACI 1. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi uygulamalarını anlamak. 2. Çeşitli flip-flop türlerinin çalışma prensiplerini ve uygulamalarını incelemek. GENEL BİLGİLER Şekil 7-1-1’de, iki DEĞİL (NOT) yada TÜMLEME kapısı gösterilmiştir. IC2’nin çıkışı IC1’in girişine bağlanmıştır. IC1’in çıkışı ”1” ise, IC2’nin çıkışı “0” olur. IC2’nin çıkışı IC1’in girişine bağlı olduğu için, IC1’in girişi tekrar “1”e çevrilmiş olur. Eğer IC1’in girişine harici bir darbe uygulanırsa IC1’in çıkışı “0”, IC2’nin çıkışı “1” olur (IC1’in çıkışı tekrar “0”a döner). Şekil 7-1-1 İki NOT kapısı ile oluşturulan RS mandal (latch) Harici darbe A, IC2’nin çıkışı B olarak ifade edilirse, A ya da B “1” olduğu zaman, IC1’in çıkışı “0” olur. Şekil 7-1-1’deki NOT kapıları, iki adet NOR kapısıyla değiştirilirse ve iki giriş R ve S olarak ifade edilirse, Şekil 7-1-2’deki R-S flip-flop elde edilmiş olur. R = Reset (sıfırlama) girişi, Q çıkışını “0” yapar. S = Set (birleme) girişi, Q çıkışını “1” yapar.
26
Embed
Bölüm 7 Ardışıl Lojik Devreler - Fırat Üniversitesishyo.firat.edu.tr/sites/shyo.firat.edu.tr/files/UEE201...Flip-flop, uygun bir lojik giriş uygulandığında durum değiştirir,
This document is posted to help you gain knowledge. Please leave a comment to let me know what you think about it! Share it to your friends and learn new things together.
Transcript
7-1
Bölüm 7 Ardışıl Lojik Devreler
DENEY 7-1 Flip-Floplar
DENEYİN AMACI
1. Kombinasyonel ve ardışıl lojik devreler arasındaki farkları ve çeşitli bellek birimi
uygulamalarını anlamak.
2. Çeşitli flip-flop türlerinin çalışma prensiplerini ve uygulamalarını incelemek.
GENEL BİLGİLER
Şekil 7-1-1’de, iki DEĞİL (NOT) yada TÜMLEME kapısı gösterilmiştir. IC2’nin çıkışı
IC1’in girişine bağlanmıştır. IC1’in çıkışı ”1” ise, IC2’nin çıkışı “0” olur. IC2’nin çıkışı
IC1’in girişine bağlı olduğu için, IC1’in girişi tekrar “1”e çevrilmiş olur. Eğer IC1’in
girişine harici bir darbe uygulanırsa IC1’in çıkışı “0”, IC2’nin çıkışı “1” olur (IC1’in
çıkışı tekrar “0”a döner).
Şekil 7-1-1 İki NOT kapısı ile oluşturulan RS mandal (latch)
Harici darbe A, IC2’nin çıkışı B olarak ifade edilirse, A ya da B “1” olduğu zaman,
IC1’in çıkışı “0” olur.
Şekil 7-1-1’deki NOT kapıları, iki adet NOR kapısıyla değiştirilirse ve iki giriş R ve S
olarak ifade edilirse, Şekil 7-1-2’deki R-S flip-flop elde edilmiş olur.
R = Reset (sıfırlama) girişi, Q çıkışını “0” yapar.
S = Set (birleme) girişi, Q çıkışını “1” yapar.
7-2
Şekil 7-1-2 İki NOR kapısı ile oluşturulan RS flip-flop
IC1’in çıkışı Q (normal çıkış) olarak adlandırılırken, IC2’nin çıkışı ise Q (tümleyen çıkış) olarak adlandırılır. Flip-flop, uygun bir lojik giriş uygulandığında durum değiştirir,
güç sağlandığı sürece yada girişi değişene kadar kararlı durumda kalır.
Çoğu durumda, flip-floplar NOR yada NAND kapılarıyla gerçekleştirilir. Şekil 7-1-3,
NOR kapılarıyla gerçekleştirilmiş bir pozitif lojik R-S flip-flopu, Şekil 7-1-4 ise, NAND
kapılarıyla gerçekleştirilmiş bir negatif lojik R-S flip-flopu göstermektedir.
R-S flip-flop, en basit flip-flop olup diğer flip-flopları gerçekleştirmek için kullanılabilir.
Bu yüzden RS flip-flop, “temel-flip-flop” olarak da adlandırılır. Tablo 7-1-1’de, R-S flip-
flopun doğruluk tablosu gösterilmiştir. Qn şimdiki çıkış durumunu ifade ederken,
Qn+1 ise bir sonraki çıkış durumunu ifade eder.
Şekil 7-1-3 NOR RS flip-flop Şekil 7-1-4 NAND RS flip-flop
Tablo 7-1-1 RS flip-flop doğruluk tablosu
7-3
R-S flip-flopun doğruluk tablosundan aşağıdaki sonuçlar çıkarılabilir:
(1) R=0 ve S=0 iken Qn+1=Qn’dir, yani Qn+1 bir önceki Qn durumuna (“0” yada “1”
olabilir) eşittir.
(2) R=0 ve S=1 iken, flip-flop birlenir (Qn+1=”1”).
(3) R=1 ve S=0 iken, flip-flop sıfırlanır (Qn+1=”0”).
(4) R=1 ve S=1 iken, Qn+1 aynı anda hem “0” hem “1” olmaya çalışır. Çıkış aynı anda
iki duruma sahip olamayacağı için, R=S=1 durumunda Qn+1 “tanımsız” yada
“belirsiz”dir.
Şekil 7-1-5’te, R-S flip-flopun tam sembolü gösterilmiştir. CK saat sinyalidir ve flip-flop,
saat sinyali mevcut ise, durum değiştirecektir.
PR = Preset ; Saat sinyaline bakmaksızın, Q çıkışını “1” yapar.
CL = Clear (Sil) ; Saat sinyaline bakmaksızın, Q çıkışını “0” yapar.
Şekil 7-1-5 R-S flip-flop
Bir R-S flip-flop kullanılarak, D flip-flop gerçekleştirilebilir. D flip-flopun sembolü ve R-
S flip-flop ile gerçekleştirilme şeması sırasıyla Şekil 7-1-6(a) ve (b)’de gösterilmiştir.
(a) Sembol (b) RS flip-flop ile gerçekleştirilmesi
Şekil 7-1-6 D flip-flop
7-4
D flip-flop, genellikle veri iletimi için kullanılır. Doğruluk tablosu Tablo 7-1-2’de
gösterilmiştir.
Tablo 7-1-2 D flip-flop doğruluk tablosu
Bir D flip-flop kullanılarak, T flip-flopu gerçekleştirilebilir. T flip-flopun sembolü ve D
flip-flop ile gerçekleştirilme şeması sırasıyla Şekil 7-1-7(a) ve (b)’de gösterilmiştir. T
flip-flopun doğruluk tablosu Tablo 7-1-3’te gösterilmiştir.
(a) Sembol (b) D flip-flop ile gerçekleştirilmesi
Şekil 7-1-7 T flip-flop
Tablo 7-1-3
Tablo 7-1-3’ten görüldüğü gibi, T flip-flopun çıkış durumu sadece T=1 ve CK=1 iken
değişir. Başlangıçta Qn=”0” kabul edilirse, T=1 ve CK=1 olduğunda, T flip-flopun
çıkışı “1” olur. T flip-flopun çıkışı, tekrar T=1 ve CK=1 oluncaya kadar, “1” durumunda
kalır ve koşul sağlanınca tekrar “0” durumuna döner.
7-5
T flip-flopun çıkışı, T=1, CK=1 olduğu zaman, “0” ve “1” arasında durum değiştirir. T
flip-flopun bu benzersiz karakteristiğinden yararlanılarak, “2’ye bölme” devreleri
gerçekleştirilebilir. Şekil 7-1-8’e bakılacak olursa, iki giriş dalga şekline karşılık,
sadece bir çıkış dalga şekli vardır. T flip-floplar genellikle sayıcıların gecikme
devrelerinde kullanılır.
Şekil 7-1-8 T flip-flopun giriş ve çıkışı
J-K flip-flop, R-S flip-flopun “belirsiz” durumunu ortadan kaldırabilir. J-K flip-flopun
sembolü, Şekil 7-1-9’da gösterilmiştir.
Şekil 7-1-9 JK flip-flop Şekil 7-1-10 RS flip-flop ile gerçekleştirilmesi
Şekil 7-1-10’da, R-S flip-flopla gerçekleştirilmiş bir J-K flip-flop eşdeğeri gösterilmiştir.