AVR ATmega128 소개 - elearning.kocw.netelearning.kocw.net/contents4/document/lec/2013/... · 다양한 AVR 패밀리와 소자 특징을 알아보고, ... ATmega8, ATmega128, AT90CAN128,

AVR ATmega128 소개

마이크로컨트롤러 AVR ATmega128

저자: 이상설 ([email protected]) 소속: 원광대학교 전기·정보통신공학부

2/39

다양한 AVR 패밀리와 소자 특징을 알아보고, 제어 환경에 따라 AVR 소자를 선택하여 개발할 수 있는 융통성을 이해할 수 있다.

ATmega128 내부 구조에서 메모리 공간, I/O 공간의 프로그램과 데이터를 처리하기 위한 특수 레지스터, 범용 레지스터의 역할을 이해할 수 있다.

ATmega128 내부에 포함된 명령어 인출과 실행 절차를 알아보고, 명령어 유형을 통해 동작을 이해할 수 있다.

ATmega128이 장치를 쉽게 제어할 수 있도록 하기 위해 내장한 메모리와 주변 장치의 특징을 개략적으로 이해할 수 있다.

학습목표

3/39

1. AVR 개요

2. ATmega128 특징

3. ATmega128 내부 구조

4. ATmega128 명령어 실행

5. ATmega128 메모리와 주변 장치

6. ISP(In System Programming)

목 차

4/39

연산과 데이터 저장을 한번에 할 수 있는 하버드 구조로 되어 있어 동시에 프로그램 메모리와 데이터 메모리를 동시에 액세스할 수 있음.

대부분의 명령은 단일 클럭으로 실행하여 동작 속도를 혁신적으로 개선한 제어기임.

임베디드 환경에 적합한 저전력 소모를 갖음.

명령어는 16비트 버스 폭의 하드웨어로 처리되지만, 데이터는 8비트 길이 기반으로 처리되는 특이한 8비트 마이크로컨트롤러임.

내부에는 32개의 범용 작업 레지스터를 가지며 모든 레지스터는 산술-논리 연산장치(ALU)와 직접적으로 연결되는 구조를 가지고 있기 때문에 한 클럭 사이클 내에 단일 명령 사이에 두 개의 독립된 레지스터를 한꺼번에 처리할 수 있음.

AVR RISC 구조는 CISC 마이크로컨트롤러 보다 10배 이상의 빠른 속도로 실행이 이루어지는 보다 편리한 코드 체계를 가지는 마이크로컨트롤러임.

C-언어로 제어하기에 적합한 주소지정 모드(addressing mode)를 제공하여 높은 코드 집적도를 가지고 있음.

ATmega AVR 개요

AVR의 특징(1)

5/39

단일 칩에 자체 프로그램이 가능한 1KB~256KB까지의 플래시 메모리를 가지고 있음. 프로그램은 직렬 프로그래밍 인터페이스 방식의 ISP 기능을 이용하여 10,000번까지 재 프로그램이 가능함.

모델에 따라 64Byte에서 4KB까지의 EEPROM을 내장하고 있어 데이터 백업이 가능함. 100,000정도 반복 사용 가능

모델에 따라 데이터 메모리로서 32Byte에서 8KB까지의 비교적 큰 SRAM을 내장하고 있음.

이상의 3가지 메모리를 내장하고 있어 효율성이 극대화되어 있는 마이크로컨트롤러로 각광을 받음.

ISP(In-System Programming)이라는 기법을 통해 롬 라이터와 같은 별도의 장비 없이도 PC에서 프로그램을 작성하여 곧바로 AVR 내부의 플래시 메모리로 프로그램 코드를 저장할 수 있음.

1.8∼5.5V의 동작이 가능하며, 특히 저전력 소모에 적합한 다양한 동작 모드를 제공함.

ATmega AVR 개요

AVR의 특징(2)

6/39

Section 01 AVR 개요

AVR 패밀리

네트워크 연결성 USB, 인터넷, SDRAM 연결 FPU 내장; 과학계산 및 디지털 신호처리에 적합

실시간 성능 향상 기능 주변기기 사이의 빠른 신호처리 응용에 적합 12비트 ADC/DAC 기능, DMA 사용으로 빠른 데이터 전송

메모리, 입출력 핀, 내부 주변장치를 달리하는 다양한 소자 제공 개발을 목적으로 한 응용분야에 적합 ATmega8, ATmega128, AT90CAN128, AT90PWM3B 등

크기가 작고 저렴함 응용분야에 적합 저가형 모델로 단순하고 소형의 대량 생산이 요구되는 간단한 제어장치에 활용 가능

휴대용 Li-Ion 배터리를 관리하는 제품을 위해 설계 배터리 셀 전압, 전류, 온도를 추적 배터리 수명을 늘리고 에너지를 효율적으로 사용하도록 함

진동과 충격, 혹독한 온도 환경에서 동작 보장

7/39

Section 01 AVR 개요

8비트 megaAVR 패밀리 소자(요약)

8비트 tinyAVR 패밀리 소자(요약)

8/39

Section 02 ATmega128 특징

진보된 RISC 구조

133개의 강력한 명령어, 1클록 사이클에 실행

32개의 범용 레지스터와 주변 장치 제어 레지스터

16[MHz]에서 16[MIPS]까지 성능이 나올 수 있음

2클록 사이클이 소요되는 곱셈기를 칩에 내장

비휘발성 프로그램과 데이터 메모리

128[Kbyte]의 ISP(In System Programming)로 재프로그램 가능한 플래시

메모리 내장 : 10,000회 읽기/쓰기 가능

4[Kbyte] EEPROM : 100,000회 읽기/쓰기 가능

4[Kbyte] SRAM 내장

64[Kbyte]까지 외부에 추가하여 사용할 수 있는 메모리 공간

SPI 인터페이스를 이용한 ISP(In System Programming)

9/39

Section 02 ATmega128 특징

주변 장치

2개의 8비트 타이머/카운터 : 별도의 프리스케일러와 비교 모드 동작

2개의 16비트 타이머/카운터 : 별도의 프리스케일러, 비교 모드, 캡처 모드 동작

실시간 타이머 카운터

6개의 PWM 채널

출력 비교 모듈레이터

아날로그 비교기

10비트 A/D 변환기

TWI(Two-wire Serial Interface) 직렬 인터페이스

2개의 USART

SPI 직렬 인터페이스

와치독 타이머

10/39

ATmega128의 핀 설명

ATmega128의 외부 구조

11/39

포트 A(PA7∼PA0)

외부 데이터 메모리와 데이터 전송시 하위 주소와 데이터 버스로 사용

8비트의 양방향 I/O 포트로 사용 가능

외부에 메모리를 인터페이스하지 않을 때에는 내부 풀업 저항(20㏀∼50㏀)을 갖음.

포트 B(PB7~PB0)

포트는 중복된 기능을 가지고 있는 포트 (양방향 I/O 혹은 SPI 신호와 타이머/카운터 신호)

내부적으로 풀업 저항(20㏀∼50㏀)


포트 C(PC7~PC0)

외부 데이터 메모리와 데이터 전송시 상위 주소 버스로 사용


외부에 메모리를 인터페이스하지 않을 때에는 내부 풀업 저항(20㏀∼50㏀)을 갖음


12/39

포트 D(PD7∼PD0)

포트는 중복된 기능을 가지고 있는 포트



포트 E(PE7~PE0)




포트 F(PF7∼PF0)



A/D 컨버터의 입력포트로 사용



13/39

포트 G(PG4~PG0)




: 마스터 리셋 입력(액티브 LOW 신호)

AVCC : A/D 컨버터 및 포트 F의 전원

AREF : A/D 컨버터의 기준전압

PEN : SPI를 활성화 시키는 프로그래밍 인에이블 핀

XTAL1, XTAL2

VCC, GND

RESET


14/39

Section 03 ATmega128 블럭도

15/39

Section 03 ATmega128 내부 구조

명령어 레지스터(IR)

명령어 디코더

메모리

• 플래시 프로그램 메모리

• 데이터 메모리(SRAM)

• 범용 레지스터

• I/O 레지스터

• EEPROM

프로그램 카운터(PC)

기타 주변 장치

[ ATmega128의 내부 구조 ]

16/39


명령어 레지스터(IR)

• 프로그램 카운터가 지칭한 곳에서 명령어 레지스터로 명령어 인출

• 명령어에는 명령코드, 오퍼랜드, 연산 결과 저장 위치 필드를 가짐

명령어 디코더

• 명령어 레지스터의 명령코드를 디코딩하여 제어 신호 생성 • ALU는 명령코드에 해당되는 연산동작을 수행하게 함 • 제어 신호는 연산 대상이 되는 오퍼랜드가 ALU에 전달되게 함 • 제어 신호는 연산 결과를 저장할 수 있게 함

스택 포인터

• 스택은 임시 데이터, 로컬 변수, 호출된 함수의 복귀 주소 등을 저장

• 스택 포인터(Stack Pointer)는 스택의 TOP을 저장하는 특수 레지스터

• 스택에 데이터가 저장되면, 스택 공간은 커짐

» 스택 포인터의 주소는 높은 값에서 낮은 값으로 감소 » PUSH 명령어 : 데이터가 스택에 저장. 이때 스택 포인터는 1씩 감소 » POP 명령어 : 데이터를 스택의 TOP에서 꺼냄. 이때 스택 포인터는 1씩 증가

17/39

Section 03 ATmega128 메모리 맵

프로그램 영역 메모리

데이터 영역 메모리

플래시 프로그램 메모리 : PC로 접근 일반 레지스터 + I/O 레지스터 + 데이터 메모리 : 데이터 주소로 접근

18/39


플래시 프로그램 메모리

• 프로그램 저장

• 비휘발성(Non-volatile) 메모리

• 전원이 없어도, 저장된 데이터는 변경되지 않음

• 64[Kword](128[Kbyte]) 크기, 10,000회 쓰고 읽기

• 다운로더 장치로 다운로드

• 부트 프로그램부 : 부팅에 필요한 기본 정보

• 응용 프로그램부 : 워드 단위(16비트 크기)의 명령어로 구성된 프로그램

[ 플래시 프로그램 메모리 맵 ]

프로그램 카운터 (PC : 16 bits)

• 플래시 프로그램 메모리 공간을 가리킴

• 명령어를 차례로 인출하면서 응용프로그램 실행

19/39

기본적으로 한 개의 번지가 16비트 단위로 구성되어 16비트 마이크로프로세서인 것처럼 동작

모든 AVR의 명령어는 16비트 또는 32비트 길이로 구성

플래시로 되어 있는 내부 프로그램 메모리는 부트 프로그램 섹션(boot program section)과 응용 프로그램 섹션(application program section)의 두 가지 영역

플래시 프로그램 메모리


20/39


범용 레지스터

• 데이터 레지스터

» 레지스터 R0~R25 » 데이터를 저장하는 레지스터 » 메모리 주소 0x00~0x19에 해당

• 주소 레지스터

» 레지스터 R26~R31 » 레지스터 간접 주소방식을 위한 레지스터

» 메모리 주소 0x1A~0x1F에 해당

[ 범용 레지스터 파일 ]

21/39


• 범용 레지스터 사용 사례

» 변수 x를 데이터 레지스터 r24로 활용한 사례

22/39


23/39


($3A) : 일반 명령어가 사용하는 레지스터 주소 이름 $1A : i/o 명령어 (in, out)가 사용하는 주소 이름

doc2467 datasheet 참조

24/39


25/39


범용 레지스터

• 데이터 레지스터

» 레지스터 R0~R25 » 데이터를 저장하는 레지스터 » 메모리 주소 0x00~0x19에 해당

• 주소 레지스터

» 레지스터 R26~R31 » 레지스터 간접 주소방식을 위한 레지스터

» 메모리 주소 0x1A~0x1F에 해당

[ 범용 레지스터 파일 ]

26/39


• 주소 레지스터 X, Y, Z

» 데이터 메모리에 대한 주소를 가짐 » 두 개의 레지스터를 묶어, 주소 레지스터 X, Y, Z는 16비트 레지스터

• 주소 레지스터 Z 활용 사례

메모리 0x100 위치에 데이터 0xAB를 저장 동작

» Z-레지스터에 메모리 주소 0x100을 넣음(r310x01, r30 0x00) » r24에 0xAB를 넣음 » st Z+, r24 동작으로 메모리 주소 Z 위치에 r24 값을 기록, 동작 후 Z 값은 1 증가

27/39


데이터 공간 (32 Register + 128 I/O Register + 4k SRAM)

• 변수는 프로그램이 수행되면서 변경될 수 있음

• 변수는 데이터 메모리(SRAM)에 저장

일반 모드

» 내부 SRAM을 4,096[byte] 사용 가능

» I/O 명령어로 64개 I/O 레지스터 접근

» 확장된 160개의 I/O 레지스터를 갖고 ld, store 명령으로 접근

[ ATmega128 데이터 메모리(SRAM) 구성]

doc2467 datasheet 참조

28/39


I/O 공간

• in, out의 I/O 명령어가 가리키는 주소는 I/O 공간

• ld, st 명령어가 사용하는 주소는 데이터 메모리 공간

• 64개 I/O 레지스터

» in, out 명령으로 참조할 때는 I/O 공간 : 0x00∼0x3F » ld, st 명령으로 참조할 때는 데이터 메모리 공간 : 0x20~0x5F

• 확장된 I/O 공간은 in, out 명령이 아닌 ld, st 명령으로만 참조

EEPROM(Electrically Erasable and Programmable ROM)

• 4Kbyte의 EEPROM을 내장

• 비휘발성 메모리로서, 전원이 공급되지 않아도 데이터는 계속 값을 유지

• 플래시 프로그램 메모리는 프로그램이 다운로드되는 비휘발성 메모리

• EEPROM은 프로그램이 수행되는 동안에 데이터를 기록하여 활용

» 데이터 기록을 위해 SRAM 보다 더 많은 클록이 필요

29/39


상태 레지스터(SREG, Status Register)

• 가장 최근에 실행된 산술연산의 결과 정보를 저장

• 이 결과에 따라 다음에 실행되는 프로그램의 흐름을 제어 명령어에 영향

• 인터럽트가 발생했을 때

» 상태 레지스터를 하드웨어가 자동으로 저장, 복귀 되지 않음 » 소프트웨어적으로 저장, 복귀 동작을 수행해야 함

30/39


31/39


32/39

Section 04 ATmega128 명령어 실행

명령어 인출

프로그램 카운터(PC)가 가리키는 명령어가 명령어 레지스터(IR)로 인출

프로그램 카운터의 값은 명령어 레지스터 크기만큼 증가

명령어 실행

❶ 명령어 분석

❷ ALU에 오퍼랜드 인가

❸ ALU 연산 실행 및 결과 기록

33/39

Section 04 ATmega128 명령어 실행

• 명령어 인출과 실행

• 한 클록에 수행되는 명령어 실행 동작

34/39

에지 트리거 D 플립플롭

클록형 D 플립플롭의 클록펄스 입력에 펄스 전이 검출기를 추가하여 구성

D CP Q(t+1)

0 ↑ 0

1 ↑ 1

D CP Q(t+1)

0 ↓ 0

1 ↓ 1

상승 에지 트리거 D 플립플롭의 논리기호 및 진리표

하강 에지 트리거 D 플립플롭의 논리기호 및 진리표

Section 04 D 플립플롭

35/39

동작

CP=1, D=1이면 G3의 출력은 0, G4의 출력은 1이 된다. 따라서 NAND 게이트로 구성된 S-R 래치의 입력은 S=0, R=1이 되므로 결과적으로 Q=1을 얻는다.

CP=1, D=0이면 G3의 출력은 1, G4의 출력은 0이 된다. 따라서 S-R 래치의 입력은 S=1, R=0이 되므로 결과적으로 Q=0을 얻는다.

회로도

Section 03 D 래치 (latch)

논리기호 CP=0 이면 이전 값 유지, CP=1 이면 값 전달

36/39

주종형 D 플립플롭 (negative edge triggered)

Master 플립플롭의 클록입력은 클록펄스가 그대로 입력되고, Slave 플립플롭 부분의 클록입력에는 반전된 클록펄스가 입력되도록 구성

CP=1 : 외부의 D 입력이 Master 플립플롭에 전달

Slave 플립플롭은 CP=0이므로 값 유지.

CP=0 : Slave 플립플롭이 동작하여 Q=Y,

Master 플립플롭은 CP=0이므로 입력에 상관없이 값 유지.


YQ =

37/39

그림과 같은 파형을 주종형 D 플립플롭에 인가하였을 때, 출력 Q의 파형을 그려 보아라. 단, Q는 0으로 초기화되어 있으며, 게이트에서의 전파지연은 없는 것으로 가정한다.

Section 04 D 플립플롭 (SRAM, Registers)

예제

38/39

다른 형태의 D 플립플롭


AVR ATmega128 소개 - elearning.kocw.netelearning.kocw.net/contents4/document/lec/2013/... · 다양한 AVR 패밀리와 소자 특징을 알아보고, ... ATmega8, ATmega128, AT90CAN128,

Documents